Isso não mudaria nada ou utilizaria uma configuração paralela massiva, como em Reduceron e seu sucessor PilGRIM 1, com uma pilha enorme.
A afirmação de que isso mudaria nada parece ousado no começo, mas como a CPU é seqüencial, existe um processo de conversão (compilação) que usa o hardware disponível para aumentar sua eficiência. Haverá outra arquitetura, algumas operações seriam mais rápidas, outras precisariam de truques de hackers para acelerar.
A arquitetura que faria a diferença exigiria que a operação e as listas do mapa funcionassem mais rapidamente (não a história toda, mas basta mostrar o efeito). Não há possibilidade de criar hardware dinâmico e dinâmico para executar listas de forma nativa; portanto, elas são armazenadas na memória contígua. Aderimos à representação de matriz de alguma forma. Para o mapa, para rodar em um cenário não sequencial - voltamos ao Reduceron. Tão eficazmente um processamento central para instruções consecutivas e suporte para processamento paralelo.
O que pode ser diferente é a possibilidade de carregar várias funções e executá-las sem malabarismo de quadros - mas adicionar várias unidades para funções criaria uma bagunça no acesso à memória.
Somando a resposta de kne, o GC seria benéfico para rodar como coprocessador, seria um recurso muito interessante.
1: O PilGRIM é descrito adequadamente em Boeijink A., Hölzenspies PKF, Kuper J. (2011) Apresentando o PilGRIM: um processador para a execução de linguagens funcionais preguiçosas. In: Hage J., Morazán MT (eds) Implementation and Application of Functional Languages. IFL 2010. Lecture Notes in Computer Science, vol. 6647. Springer, Berlim, Heidelberg .