Dispositivos de computação úteis requerem feedback, o que torna possível que um elemento do circuito execute um número essencialmente ilimitado de cálculos seqüenciais. Os circuitos de feedback utilizáveis devem conter seções cujo número total de entradas (contando as que são retornadas das saídas e as que não são) excede o número de saídas retornadas à entrada (a única maneira que o número de entradas não seria ' (exceder o número de saídas de realimentação seria se os circuitos não respondessem de maneira alguma a estímulos externos). Como funções lógicas perfeitamente reversíveis não podem ter mais entradas do que saídas, não é possível construir a partir delas nenhuma das estruturas de feedback necessárias para executar repetidamente tarefas de computação não triviais. Observe que, com a tecnologia CMOS usada nos computadores atuais, é necessário feedback para garantir que os resultados relatados pelos cálculos em diferentes partes de um circuito sejam disponibilizados simultaneamente para outras partes, pois, se não fossem o tempo relativo com o qual os sinais chegam, constituir "informações" que não poderiam ser perfeitamente transmitidas a jusante; outras tecnologias podem possibilitar que muitos portões propagem sinais exatamente na mesma taxa, mantendo a reversibilidade, mas não conheço nenhuma tecnologia prática para isso.
Observe que, da perspectiva do CS, é trivial tornar um processo de computação reversível se houver um meio de armazenamento inicialmente vazio, cujo tamanho é essencialmente proporcional ao número de etapas vezes a quantidade de estado que pode mudar em cada etapa. Essa afirmação não contradiz a afirmação do parágrafo anterior, pois o armazenamento proporcional ao número de etapas exigirá um circuito proporcional ao número de etapas, o que implicará um circuito proporcional à quantidade que seria necessária se todo o feedback fosse eliminado.
Se é permitido ter saídas que são ignoradas se, dadas as devidas condições de entrada, elas nunca aumentarem, talvez seja possível projetar um sistema que, em teoria, se beneficiaria da lógica reversível. Por exemplo, se alguém tivesse um algoritmo que operasse em um pedaço de RAM de 256 palavras e desejasse usar uma "CPU lógica reversível" que executasse 1.000.000 de operações por segundo e cada operação atualizasse um registro, o contador de programa ou um palavra RAM, pode-se usar uma "CPU reversível" que:
- executou várias instruções e, em cada uma delas, enviou o que foi sobrescrito para um buffer LIFO
- após a execução de várias instruções, copie a RAM para um buffer de "encaminhamento" inicialmente em branco
- usando os valores no LIFO, execute todos os cálculos em ordem inversa
- sobrescreva o conteúdo da RAM principal pelo buffer de encaminhamento, que seria apagado no processo.
A receita acima pode ser repetida várias vezes para executar o algoritmo por um número arbitrário de etapas; apenas o último passo da receita não seria reversível. A quantidade de energia gasta por etapa algorítmica em operações não reversíveis seria inversamente proporcional ao tamanho do LIFO e, portanto, poderia ser arbitrariamente pequena se alguém estivesse construindo para construir um LIFO grande o suficiente.
Para que essa capacidade se traduza em qualquer tipo de economia de energia, no entanto, seria necessário ter um LIFO que armazenasse energia quando as informações fossem inseridas e retornasse essa energia quando fosse lida. Além disso, o LIFO teria que ser grande o suficiente para armazenar os dados do estado por etapas suficientes para que o custo de energia usado fosse menor do que a quantidade de energia economizada. Dado que é improvável que a quantidade de energia perdida no armazenamento e recuperação de N bytes de qualquer FIFO prático seja O (1), não está claro que o aumento de N reduza significativamente o consumo de energia.