Consulte esta folha de dados , página 2: o diagrama lógico interno do MM74HC138.
O diagrama mostra inversores lógicos com bolhas na entrada ou na saída. Existe uma diferença real entre eles?
Consulte esta folha de dados , página 2: o diagrama lógico interno do MM74HC138.
O diagrama mostra inversores lógicos com bolhas na entrada ou na saída. Existe uma diferença real entre eles?
Respostas:
Bolhas significam se um sinal está ativo baixo ou ativo alto. No digram, os sinais A, B, C e G1 estão ativos alto. Observe que a tabela verdade usa Ls e Hs em vez de 0s e 1s. Para circuitos ativo-baixo, uma baixa tensão é lógica 1. A operação de um portão depende de como você interpreta os níveis do sinal. Por exemplo, uma porta AND com todos os sinais ativos-altos pode ser redesenhada como uma porta OR com todos os sinais ativos-baixos e vice-versa.
No design de lógica mista, as bolhas sempre se emparelham. Você desenha a equação básica com portas AND e OR e insere uma linha vertical com uma bolha em todos os lugares onde há um complemento de sinal. Em seguida, substitua todas as portas lógicas pelo tipo que você está realmente usando (por exemplo, NAND e a entrada ativa-baixa equivalente OR). Por fim, insira inversores em qualquer lugar onde as bolhas não se emparelhem. Isso facilita a leitura da equação desde o esquema.
Para exemplos de emparelhamento de bolhas com lógica mista e uma mistura de sinais ativo-baixo e ativo-alto, consulte a seguinte página arquivada de uma classe da Georgia Tech: Exemplos de análise e síntese lógica mista . Uma bolha de entrada ou de saída é usada em cada inversor para mostrar claramente os pares de bolhas. As bolhas com barras são apenas para ler a equação do esquema. Eles podem ser removidos (como no exemplo 4) e, em qualquer lugar, há uma incompatibilidade de bolha é uma inversão lógica.
Um inversor é um buffer de inversão de nível. Nem sempre é um inversor lógico. No exemplo 2 do link acima, quando Y, B e D são implementados como sinais ativos-altos, o circuito requer inversores, mesmo que a função lógica não exija o complemento. Isso ocorre porque NAND é equivalente a OR com entradas ativas baixas, portanto as entradas ativas altas precisam primeiro ser invertidas.
No esquema vinculado à pergunta, observe que as entradas e saídas de sinais ativos-baixos no esquema na página 2 têm bolhas correspondentes no diagrama de conexão na página 1. Eu repetiria essas bolhas no esquema da página 2 para garantir a integridade .