Como as gravações de memória flash NAND funcionam?


14

Abaixo está uma imagem do meu entendimento da operação de memória flash NAND.

O flash NAND funciona primeiro apagando todas as células em um único bloco (essencialmente definindo-o como '1') e depois escrevendo seletivamente 0s. Minha pergunta é: como a linha de palavras é compartilhada entre todas as células em uma única página, como o controlador NAND programa um 0 em células específicas de uma página?

Para o flash NOR, é fácil ver que células específicas podem ser programadas usando injeção de elétrons a quente (aplicação de alta tensão em uma célula). Mas com o NAND, não é possível fazê-lo, pois as células NAND estão em série entre si, e não é possível aplicar alta voltagem a células específicas. Portanto, o que é feito no NAND é o tunelamento quântico, onde a linha do Word recebe alta voltagem para escrever um 0. O que não está claro para mim é como essa voltagem pode ser feita seletiva (em outras palavras, porque as linhas da palavra são compartilhadas entre as células em um página, a alta voltagem para programar um único bit para 0 também não deve 0 para fora dos outros bits em uma página).

Organização da matriz de memória NAND

Respostas:


10

A imagem abaixo é a versão mais detalhada da organização da matriz de memória NAND FLash na pergunta. A matriz de memória flash NAND é particionada em blocos que são, por sua vez, subdivididos em páginas . Uma página é a menor granularidade de dados que podem ser endereçados pelo controlador externo .

Matriz de memória Flash NAND - Figura 2.2 da dissertação de mestrado vinculada abaixo

A imagem acima é a Figura 2.2 "Uma matriz de memória flash NAND" de: Vidyabhushan Mohan . Modelando as características físicas da memória flash NAND . Tese de mestrado. Universidade da Virgínia, Charlottesville. Maio de 2010.

Para executar uma operação do programa , ou seja, escrevendo " 0 " s nas células desejadas, o controlador de memória externo precisa determinar o endereço físico da página a ser programada. Para cada operação de gravação, uma página válida e livre precisa ser escolhida porque o flash NAND não permite a operação de atualização no local. O controlador transmite o comando do programa , os dados a serem programados e o endereço físico da página para o chip.

Quando uma solicitação de operação do programa chega do controlador, uma linha da matriz de memória ( correspondente à página solicitada ) é selecionada e as travas no buffer da página são carregadas com os dados a serem gravados. O SST é então ligado enquanto o GST é desligado pela unidade de controle. Para que o túnel FN ocorra, é necessário um campo elétrico alto através da porta flutuante e do substrato. Esse alto campo elétrico é alcançado ajustando a porta de controle da linha selecionada para um Vpgm de alta tensão e influenciando as linhas de bits correspondentes ao "0" lógico ao terra.

Isso cria uma grande diferença de potencial entre o portão flutuante e o substrato, fazendo com que os elétrons entrem em túnel do substrato para o portão flutuante. Para a programação “ 1 ” (que é basicamente não programada), a célula de memória deve permanecer no mesmo estado que antes da operação do programa. Embora diferentes técnicas sejam adotadas para evitar o tunelamento de elétrons para essas células, assumimos que o programa auto-impulsionado inibe a operação.

Essa técnica fornece o programa necessário para inibir a tensão, direcionando as linhas de bits correspondentes ao “ 1 ” lógico para Vcc e ativando o SSL e desativando o GSL . Quando a linha de palavra da linha selecionada sobe para Vpgm , a capacitância em série através do portão de controle, portão flutuante, canal e volume é acoplada, aumentando o potencial do canal automaticamente e impedindo o tunelamento de FN.


Essas informações foram obtidas e resumidas a partir daqui e mais detalhes sobre a programação da memória Flash NAND também podem ser encontrados nessa fonte.


Obrigado por resumir a Tese que você apontou. Você poderia explicar um pouco mais em termos mais simples como as células a serem deixadas em '1' não são afetadas pelo encapsulamento que ocorre na linha de palavras compartilhada? Pelo que entendi no trecho que você postou, todos os bits que possuem a mesma linha de palavra compartilhada também recebem a mesma voltagem nos bits correspondentes. Devido a isso, o campo elétrico através do portão flutuante para esses transistores é baixo o suficiente para que seu valor seja retido para '1'. Além disso, por que o GSL está desativado, como o GSL ajuda?

Basicamente, em termos simples, a presença ou ausência de cobranças no FGT causa uma alteração no Vthreshold do FGT, que é usado para distinguir um "1" lógico de um "0" lógico. Um único FGT nunca é programado sozinho. Somente um grupo de FGTs é programado por vez; esse grupo de FGTs corresponde a uma página nesse caso, e isso explica por que o NAND é endereçado por bloco em vez de endereçado por bit. Espero que isso esteja claro.
gbudan

Você diz "ativando o SSL", mas não há nada no esquema chamado SSL. Além disso, o seu "aqui para mais detalhes" é um link morto.
Steev

@ Stevev - Obrigado por destacar que os links originais estavam inoperantes. Encontrei um link de trabalho para a tese que foi usada como base desta resposta e atualizei os links acima. Veja aqui a página do escritor da tese, que inclui essa tese.
21818 SamGibson
Ao utilizar nosso site, você reconhece que leu e compreendeu nossa Política de Cookies e nossa Política de Privacidade.
Licensed under cc by-sa 3.0 with attribution required.