PCBs e projeto de conexões de energia

Projetei alguns PCBs agora, mas nunca pensei muito em boas práticas. Eram pequenas placas e a maior parte da ênfase foi colocada em apenas garantir que tudo o que precisava ser conectado estivesse conectado.

Agora quero levar mais a sério a criação de placas bem projetadas. Projetei e reprojetei meu projeto atual várias vezes, tentando criar um layout de boa aparência.

Este projeto é baseado no ATXMega256 mCU rodando em um cristal de 16Mhz, cerca de 60 componentes no total e 7 ou 8 deles sendo ICs.

Para minha próxima reformulação, pretendo dar uma chance ao "Manhattan Routing" para tentar pelo menos tentar ajudar com traços malucos em todos os sentidos - mas isso é um pouco fora de tópico.

O problema que eu mais me deparo é entender um método apropriado de executar a força em cada CI. Normalmente, eu iria encadeá-los em cadeia, mas isso é considerado uma prática ruim.

Aqui estão minhas perguntas relacionadas à alimentação

1. Eu ouvi falar da "Configuração em estrela", onde todos os CIs se ligam diretamente ao regulador, mas não vi um exemplo real disso, então não tenho certeza de como projetar isso em meus projetos. Parece uma bagunça de traços saindo de um bloco na minha mente. Você pode postar um exemplo de uma Configuração em estrela bem projetada?

2. Quais seriam algumas vantagens e desvantagens de usar a configuração em estrela em oposição a um plano de potência, além do óbvio de poder estar em toda parte com um avião.

3. Quando é bom ou não usar um avião para VCC, especificamente para uma placa de 2 camadas, como eu ouvi dizer que não é tão comum em uma placa de 2 camadas?

4. Se não devo usar um avião de força, o que é melhor no caso de traços que precisam se cruzar: usar via's para GPIO ou via's para poder?

5. Se estiver tudo bem em usar um plano de energia em uma placa de 2 camadas, se o VCC estiver na camada superior ou inferior, obviamente eu também teria um plano de aterramento.

Sei que não há uma resposta ganha / ganha para essas perguntas, porque cada projeto será diferente e exige um planejamento diferente, mas acho que o conceito básico por trás dele deve ser algo universal que as pessoas seguem. Você precisa conhecer as regras antes de poder quebrá-las.

Também percebo que essas perguntas podem estar além do escopo da discussão on-line, mas estou procurando respostas mais gerais que possam ajudar a me levar na direção certa.

Eu recomendo olhar as Diretrizes de design de PCB para EMI reduzido pela Texas Instruments.

Embora esteja focado na redução da EMI, oferece conselhos ou respostas para todas as suas perguntas, exceto "Manhattan Routing".

A seção 2.1 (cerca de 12 páginas) trata de terra e energia. Inclui estas seções úteis:

2.1.7 O que fazer e o que não fazer no avião para placas de quatro camadas
2.2.1 Distribuição de ponto único versus multiponto
2.2.2 Distribuição em estrela
2.2.3 Grade para criar planos

Ele mostra como se aproximar do desempenho de PCB EMI de 4 camadas usando uma placa de 2 camadas. Parte da redução do EMI é garantir que haja boa energia e roteamento e desacoplamento no solo.

Isso não é estritamente uma resposta - não sei se realmente existe uma resposta definitiva ou apenas a opinião das pessoas. É muito longo para um comentário, então me processe.

Como eu disse, isso não é realmente uma resposta, é exatamente como eu faço meu layout e roteamento - não sei o quão "certo" é, ou quão "adequado", mas funciona para mim ™.

O roteiro de Manhattan, apesar de agradável, nem sempre é a resposta. Eu uso um tipo de Manhattan híbrido - muitas vezes é para cima / baixo e esquerda / direita, mas nem sempre - depende da situação exata. Eu coloco via redução na direção do traço - se eu puder fazer um pouco para cima / baixo no plano esquerdo / direito e remover a necessidade de 2 vias, então o farei.

Quanto ao poder - eu costumo usar loops e semi-estrelas. Pense nisso como uma estrela com laços no final. Especialmente quando um chip possui talvez 5 ou 6 pinos de energia, o traço de energia do chip forma um loop em torno de todos os pinos e volta ao início. O mesmo com grupos de chips. Eles nem sempre voltam diretamente para o regulador / circuito de energia, mas voltam para um rastro de "tronco" de impedância mais baixa que depois volta ao regulador.

Vias no poder ou IO? Bem, isso depende do poder e do IO. Vias introduzem maior indutância e resistência. Muitas vias de energia podem causar queda de tensão excessiva ou reduzir a capacidade de manuseio de corrente. Muitas vias no IO podem reduzir as velocidades máximas do relógio e as taxas de dados com as quais você pode trabalhar e também aumentar as emissões EMI. Em geral, embora eu prefira manter as vias de energia no mínimo absoluto. Para esse fim, costumo traçar os traços de poder antes de mais nada.

Se você deve ter um plano de potência em uma placa de duas camadas (eu nunca o fiz - planos de aterramento, sim, mas não planos de potência), acho que é melhor tê-lo no topo. Principalmente porque o plano de aterramento, que estaria na parte inferior, normalmente seria adjacente ao chassi - e se for metálico e aterrado, o solo estará próximo ao solo e não poderá causar curtos desagradáveis. A energia próxima ao solo pode causar curtos-circuitos.