Falha MOSFET de energia muito intermitente

Estou trabalhando em uma falha motora muito irregular (não sou o projetista). Temos uma armadura de ferida que é trocada por MOSFETs de potência. Estes são acionados por um driver FET do tipo totem do FET. Quando o driver está desligado, o portão do FET de energia está flutuando. Sim, eu sei. Má escolha de design. Estou apenas arrumando a bagunça.

Existe um circuito triac e de acionamento controlado por uma micro saída no lado do estator do motor. Quando você conecta o motor, a linha de acionamento está flutuando, pois a porta micro é tristada até a inicialização ser concluída. Como essa linha de porta está entrando em um portão AND e flutuando, você acaba com cerca de 5 ciclos de CA com amplitude suficiente para disparar o portão e esse triac. Isso coloca cerca de 3-5 ciclos da linha no estator, com picos de até 100A, dependendo da impedância da fonte. Sim. Outro erro de design - ele deveria ter sido removido.

Problema - isso não acontece com frequência, nem a falha do MOSFET de energia. Em centenas de motores, tivemos três falhas com os FETs de energia em curto, drenando e bloqueando a fonte. Pergunta - Estou tentando decidir se essa série de picos de corrente (que induzem tensão na armadura - e a taxa de voltas é de 1: 1) é um provável suspeito, dado o circuito MOSFET de energia mal projetado. Os MOSFETs estão do outro lado do enrolamento da armadura. Quando o motor falha, ele não falha durante a execução. Parece falhar assim que você o conecta. Minha evidência é toda circunstancial - até agora não consegui forçar um fracasso. Mas o enorme aumento no plug-in, a raridade da falha e a dificuldade de duplicá-la parecem apontar para isso. Se estou seguindo o caminho errado, preciso saber e saber o porquê. Parece que isso pode danificar o FET, mas eu

No momento, estou trocando vários motores, usando um CLP para ficar de olho neles. O plano é alternar até a falha, aplicar correções de design e executar novamente. A menos que eu receba um flash de gênio.

mosfet motor

— Mike Lipphardt
fonte

Bem-vindo ao EE.SE. Em suma, esta é uma boa primeira pergunta. +1 de mim.

— Adam Lawrence

Além da pergunta - se estou procurando uma falha que não posso replicar e encontro alguma 'maldade' lá dentro que me faz coçar a cabeça, eu faria o possível para consertar essa maldade, mesmo que a causa raiz permaneça Enganoso. É uma porcaria, mas às vezes um problema raro em casos extremos deve ser corrigido empiricamente, fazendo melhorias e verificando se a taxa de falhas ao longo do tempo e a quantidade melhoram.

— Adam Lawrence

Isso é apenas especulação, mas se você tiver um MOSFET com a porta flutuante e aplicar um pulso de tensão ao dreno, a capacitância dreno-a-porta poderá fazer com que a tensão entre a fonte e a fonte exceda a classificação do transistor e crie um falha permanente.

— Dave Tweed

Para primeiro comentário - somos uma nova empresa e hiper sensíveis a falhas de campo. Concordo que este é um curso de ação sensato - corrija as bobagens e analise os dados de retorno. É questionável se a gerência vai comprar isso, mas vale a pena tentar.

— Mike Lipphardt

Para um segundo comentário, o acoplamento capacitivo ao gate também está me assustando um pouco. Essa linha deveria ter sido abaixada se não por outro motivo que não a proteção contra ESD, mas também teria se protegido contra esse modo de falha. Eu estava pensando nesse sentido quando iniciei o programa de testes cíclicos. Obrigado.

— Mike Lipphardt

Os portões FET NÃO DEVEM flutuar.
Nada pode ser garantido nesse estado.

A capacitância de Miller alegremente acoplará grandes sinais de acionamento no portão a partir de transientes de dreno. Um portão acionado acima de seu valor Vgsmax geralmente perfura o óxido do portão e pode resultar em qualquer combinação de shorts curtos entre o GDS. Vi DS curto com G aberto, GS curto com D aberto, GDS curto e talvez GD curto com S aberto, mas eu não teria 100% de certeza disso.

Para QUALQUER potência FET com carga indutiva, adiciono um zener GS montado o mais próximo possível do FET, com uma voltagem acima de Vgs_drive_max e confortavelmente abaixo de VGS_abs_max. Isso transforma circuitos que falham em minutos a horas em circuitos que nunca falham.

— Russell McMahon
fonte