No Altium Designer 14.3, estou tentando mesclar dois barramentos de 16 bits em um de 32 bits, com um dos barramentos de entrada se tornando os 16 bits mais baixos e o outro os 16 bits superiores do barramento de saída. Abaixo está uma imagem se meu método foi tentado.
Quando tento compilar o documento que receber o seguinte erro: Duplicate Net Names Bus Slice \Y[31..0]
. Entendo como Altium pensa que estou tentando redefinir a \Y
rede, mas não vejo uma maneira melhor de mesclar os dois barramentos, a não ser quebrar todos os pinos dos dois barramentos separados e fundi-los. É assim que eu faria o design se fosse um esquema FPGA HDL.
Como devo fazer isso?