Se você deseja um LDO super baixo, precisa de um dispositivo com uma tensão de saturação de entrada a saída extremamente baixa (por exemplo, um FET) e alguma maneira de ter a tensão de controle maior que a entrada.
O uso de um BJT sempre o limitará ao VCEtensão de saturação, além de você precisar de corrente base suficiente para garantir que o transistor esteja totalmente ligado quando necessário. Também oVBEtensão deve ser levada em consideração. Se a base estiver 1V abaixo do coletor, o emissor deverá ser superior a 1V +VBE mais baixo.
Se você estiver usando um FET de canal N como o elemento de passagem em série, precisará obter um gate suficientemente alto acima da fonte para que o FET possa realizar completamente. Muitos FETs no nível lógico precisam de mais de um volt. Muitos FETs com boasRDS(on)precisa ainda mais do que isso. Se você amarrar o portão à tensão de entrada, por exemplo, pode esperar que oVGS a tensão limite será reduzida no MOSFET, tornando-o um LDO 'com perdas', conforme a definição da sua pergunta.
Um LDO discreto usando um FET e um driver capaz de ligar completamente o MOSFET (ou seja, tensão de porta mais alta que a tensão de entrada) permitirá que você faça um LDO que terá apenas uma série RDS(on)perda, teoricamente. Mas, novamente, se você já tem um trilho mais alto disponível, por que não usá-lo como entrada do regulador e parar de se preocupar com o LDO super baixo?