A família lógica mais rápida já foi e ainda é ECL. Embora frequentemente negligenciado nos últimos tempos, desenvolvimentos como o PECL e o LVPECL (essencialmente ECL positivo e diferenciado) mantiveram a família na vanguarda da comutação lógica. As limitações anteriores de múltiplas fontes e tensões negativas foram eliminadas, mas com compatibilidade reversa disponível em muitos casos.
Os dispositivos MC10EP08 / MC100EP08 atenderiam aos seus requisitos
http://www.onsemi.com/pub_link/Collateral/MC10EP08-D.PDF
Não é tão bom, mas também quase atende às suas especificações
http://www.onsemi.com/pub_link/Collateral/MC10EL07-D.PDF
Disponível em Digikey (em estoque)
http://search.digikey.com/scripts/DkSearch/dksus.dll?Detail&name=MC100EP08DTGOS-ND
No modo PECL, eles operam de Vcc = 3,3V a 5V e Vee = 0V.
A frequência máxima é classificada como> 3 GHz típica, com atrasos de propagação de 250 picossegundos (!) Típicos e 300 picossegundos no máximo a 25 ° C, com oscilação de ciclo a ciclo de <1 ps.
Digikey lista uma série de portões de ECL.
Embora a operação de 3 GHz seja provavelmente a melhor opção para portões existentes como esses, é relativamente fácil implementar portões de velocidade extremamente alta usando peças discretas com a topologia do tipo ECL. Observar os circuitos equivalentes dos portões mais antigos da ECL dá um bom começo (as planilhas de dados modernas geralmente fornecem apenas diagramas funcionais gerais, sem pistas sobre como os resultados são alcançados). Os portões são essencialmente arranjos de pares de cauda longa muito familiares. O desempenho por esforço e custo pode ser muito melhor do que na maioria das outras abordagens.
Um excelente tutorial de TI sobre "Interface entre os níveis LVPECL, VML, CML e LVDS", com discussões sobre correspondência de impedâncias, linhas de transmissão, reflexões, polarização ... e inclui diagramas de como a funcionalidade é alcançada.
http://focus.ti.com/lit/an/slla120/slla120.pdf