Capacitores de acoplamento CA para interfaces diferenciais de alta velocidade

Você pode me explicar por que e onde devo colocar os capacitores de acoplamento CA (geralmente em torno de 0,1uF) nas interfaces seriais diferenciais de alta velocidade (1 ... 5 GHz) (como os módulos SerDes para SFP Gigabit Ethernet)?

Pelo que li, as tampas devem ser colocadas o mais próximo possível dos pinos do receptor. Quaisquer referências legítimas são bem-vindas.

[CHIP1 RX+]--||-------------[CHIP2 TX+]
[CHIP1 RX-]--||-------------[CHIP2 TX-]
            0.1uF


[CHIP1 TX+]-------------||--[CHIP2 RX+]
[CHIP1 TX-]-------------||--[CHIP2 RX-]
                       0.1uF

Agradeço antecipadamente

ATUALIZAR:

Recebi uma resposta do fabricante do IC e ele me aconselhou a colocar as tampas mais próximas do transmissor. Portanto, parece que o local real depende de como o CI específico funciona. Há um tempo atrás, havia um conselho completamente oposto de outro fabricante.

Os capacitores de acoplamento geralmente são colocados perto da fonte do transmissor.

Acompanhando o Dr. Johnson, precisamos descobrir a distância. A velocidade de propagação dos sinais na maioria dos tipos de placas FR4 é de cerca de c / 2. Isso equivale a cerca de 170 ps por polegada para camadas internas e mais como 160 ps por polegada para camadas externas.

Usando uma interface padrão rodando a 2,5 Gb / s, o intervalo da unidade é de 400ps, portanto, de acordo com isso, devemos ficar a menos de 200 ps do transmissor. Se essa interface foi implementada em um IC, é necessário lembrar que os fios de ligação fazem parte dessa distância. Abaixo está uma visão um pouco mais aprofundada do problema.

Na prática, os dispositivos de acoplamento são colocados o mais próximo possível do dispositivo transmissor. Esse local varia naturalmente, dependendo do dispositivo.

Agora o capacitor. Este é um dispositivo RLC nessas velocidades, e a maioria dos dispositivos está bem acima da auto-ressonância em aplicativos com vários gigabits. Isso significa que você pode ter uma impedância significativa maior que a linha de transmissão.

Para referência, a auto-indutância para alguns tamanhos de dispositivo: 0402 ~ 0.7nH 0603 ~ 0.9nH 0805 ~ 1.2nH

Para contornar problemas de dispositivos de alta impedância (um problema importante no PCI express devido à natureza do treinamento de link), às vezes usamos os chamados dispositivos de geometria reversa porque a auto-indutância das peças é significativamente menor. Geometria reversa é exatamente o que diz: Um dispositivo 0402 tem os contatos 04 separados, onde um dispositivo 0204 usa o 02 como a distância entre os contatos. Uma peça 0204 possui um valor típico de auto-indutância de 0,3 nH, reduzindo significativamente a impedância efetiva do dispositivo.

Agora, para essa descontinuidade: produzirá reflexões. Quanto mais longe a reflexão, maior o impacto na fonte (e perda de energia, veja abaixo) dentro da faixa de distância de 1/2 do tempo de transição do sinal; além disso, faz pouca diferença.

A uma distância de 1/2 do tempo de transição ou mais longe da fonte, a reflexão pode ser calculada usando a equação do coeficiente de reflexão ([Zl - Zs] / [Zl + Zs]). Se a reflexão for gerada mais perto, de modo que a reflexão efetiva seja menor que isso, reduzimos efetivamente o coeficiente de reflexão e reduzimos a energia perdida. Quanto mais próxima a reflexão conhecida estiver do transmissor, menor será o efeito no sistema. Esta é a razão pela qual as vias de interrupção em dispositivos BGA com interfaces de alta velocidade são feitas o mais próximo possível da bola. É tudo uma questão de reduzir o efeito das reflexões.

Como exemplo, se eu colocar o capacitor de acoplamento (para o link de 2,5 Gb / s) a 0,1 polegada da fonte, a distância será igual a um tempo de 17ps. Como o tempo de transição desses sinais geralmente é limitado a não mais que 100 picossegundos, o coeficiente de reflexão é, portanto, 17%. Observe que esse tempo de transição equivale a artefatos de sinalização de 5 GHz. Se colocarmos o dispositivo mais distante (além do tempo de transição / 2 limite) e usarmos os valores típicos para 0402 100nH, teremos Z (cap) = 22 ohms, Z (faixa) cerca de 50 ohms e, portanto, refletiremos coeficiente de cerca de 40%. A reflexão real será pior devido às almofadas do dispositivo.

Primeiro, por que você usaria o acoplamento CA? Do Dr. Johnson, aqui estão três razões comuns pelas quais você pode querer usá-las:

• Alterar o nível de polarização de CC ao interconectar famílias lógicas com diferentes limites de comutação.
• Para fornecer uma interface removível que pode estar em curto-circuito, sem danificar os drivers de saída.
• Quando combinado com sinalização diferencial e acoplamento de transformador, para conectar caixas sem exigir nenhuma conexão CC entre os dois chassis do produto.

A opção do meio é uma das principais razões pelas quais fazemos isso com placas pcie removíveis, por exemplo.

Agora onde colocar. Qualquer capacitor de acoplamento CA que você colocar na linha de sinal será um ponto de impedância mais baixo e, portanto, causará um reflexo negativo de volta à fonte. Se essa reflexão voltará ou não e depois interferirá com outros bits, é determinado pela velocidade do seu sinal e pela distância desse ponto de reflexão do seu transmissor.

Novamente, de outro exemplo de Johnson, ele sugere que, para evitar esse ISI, você deve colocar seus limites dentro de "muito menos que 1/2 intervalo de transmissão". Dado o exemplo de um link serdes de 10Gbps com um tempo de 100ps, ele sugere que daria uma distância inferior a 100mils. Em seguida, ele explica ainda como você pode reduzir a capacitância parasita de seus capacitores e o ponto de reflexão de baixa impedância.

Estendendo essa linha de pensamento para 1,5 Gbps com um tempo de 667ps, é um tempo de cerca de 10 a 15 cm, e um décimo disso leva cerca de 2,5 cm. Isso parece bastante conservador para mim, mas esse é provavelmente o ponto. Na prática, coloquei as tampas de bloqueio para pcie diretamente no conector, mas novamente coloco o ponto de reflexão das tampas no conector.

Sua pergunta está realmente relacionada à teoria das linhas de transmissão e como as reflexões funcionam. Lendo sobre isso, talvez fazer algumas simulações se você tiver acesso a uma ferramenta ou um experimento simples com tampas em locais diferentes deve ajudá-lo a determinar a melhor abordagem para sua aplicação.

Por que você adicionaria capacitores de acoplamento CA aos seus sinais de alta velocidade? Eles adicionam descontinuidades de impedância que podem prejudicar apenas a integridade do sinal (?).

A RAZÃO de que o acoplamento CA é usado na sinalização de alta velocidade (USB3 / PCIe / DisplayPort / ...) é para que os fabricantes de IC possam ter fontes de alimentação diferentes que melhor se adaptem à sua arquitetura.

Por exemplo, o HDMI possui 4 pares diferenciais. Cada sinal é terminado com 50 ohms a 5V. Se você projetar um IC com HDMI, também deverá ter uma fonte de 5V. Este é um problema sério que adiciona custo e complexidade adicionais.

O DisplayPort usa acoplamento CA nos sinais de alta velocidade, para que cada fabricante de IC possa usar o que a fonte de alimentação melhor atende às suas necessidades.

O acoplamento CA tem seu próprio conjunto de desafios. Além das descontinuidades adicionadas pelo capacitor de acoplamento CA, geralmente há algum tipo de inicialização / balanceamento necessário (geralmente uma sequência de 0 e 1) para garantir que o deslocamento DC seja removido da linha antes do início da comunicação. Uma vez iniciada a comunicação, é necessário tomar cuidado para manter a linha equilibrada enviando o mesmo número de zeros e zeros. (consulte a codificação 8b / 10b)

1) Você deve primeiro calcular a impedância total do capacitor usando a fórmula:

Os valores de ESR e ESL são fornecidos pelos fabricantes (ou apenas use uma curva de impedância em uma folha de dados para encontrar a impedância na frequência de interesse). Uma boa tampa de cerâmica com baixo ESL pode ter cerca de 0,5 Ohm a 1 GHz.

2) Se o valor for muito menor que a impedância característica da linha, não importa onde você o coloca na linha: no transmissor ou no receptor.

Ao adicionar o capacitor próximo ao RX, se a impedância for pequena, ela estará em série com o resistor de terminação (ou o que estiver no RX) e não deverá afetar materialmente a integridade do sinal (50 Ohm + 0 Ohm = 50 Ohm).

3) A localização ideal da tampa é no TX, pois o sinal refletido "se soma" ao sinal transmitido. Enquanto em caso de posicionamento no RX, o sinal refletido pode somar o próximo símbolo (depende do atraso de uma linha) criando ISI.

Portanto, em geral, os requisitos de posição (em TX ou RX) dependem da frequência de interesse e da impedância total do capacitor nessa frequência.

No seu caso, Z não pode ser muito menor que Z0. Para 1 GHz, a reatância indutiva pode ser de apenas cerca de 6 Ohm (assumindo 1 nH ESL, L * 2 * pi * f). Portanto, para essas frequências altas (1 GHz e acima), a tampa deve estar idealmente localizada perto de TX, não perto de RX.

Mas para frequências mais baixas, quando a impedância do capacitor pode ser negligenciada (em relação a Z0), o capacitor pode ser colocado no lado RX (como é feito às vezes na prática) sem danos materiais à integridade do sinal.

ATUALIZAÇÃO
Para o caso do "pequeno" Z, é claro de cima.

No caso de um Z "grande", uma regra aprimorada seria:
- para uma terminação de fonte, coloque um capacitor de acoplamento no receptor.
- para uma terminação de carga, coloque um capacitor de acoplamento no transmissor.
- para uma terminação de origem de carga (dupla), isso não importa.

Em particular, para um caso de terminação de fonte, a recomendação de colocar um capacitor de desacoplamento no transmissor está errada . Z está em série com Z0 (adicionado a ele). Há um impacto negativo direto na reflexão. Enquanto se Z estiver no receptor (supondo que esteja próximo a ele), não haverá efeito negativo (Z é adicionado a uma grande resistência à carga, Z + infinito = infinito).