Parece que o mundo decidiu que std_logic
(e std_logic_vector
) é a maneira padrão de representar bits em VHDL. A alternativa seria std_ulogic
, o que não está resolvido.
Isso me surpreende porque, normalmente, você não está descrevendo um ônibus , então você não quer vários drivers e não precisa resolver um sinal. A vantagem std_ulogic
seria que o compilador avisa desde o início se você tiver vários drivers.
Pergunta: isso é apenas uma coisa cultural / histórica, ou ainda existem razões técnicas para usar std_logic?