É normal ter um ninho de ratos com traços de VCC / GND sob um IC?

Estou tentando rotear uma placa simples, a primeira que fiz em 15 anos desde que encaminhei uma fonte de alimentação linear de 12V no equivalente a mspaint. Esta placa consiste principalmente em um LPC2387, que é um IC LQFP100 que requer uma variedade de conexões + 3.3V e GND.

Enquanto eu brinco com o roteamento dos traços para essa coisa, me parece que, mesmo com apenas o GND roteado, a parte inferior do IC é seu próprio ninho de traços de ratinho. Usando essa estratégia, vou precisar de uma pilha gigante de vias lá embaixo apenas para alimentar o IC.

Isso é normal? Estou fazendo tudo errado?

insira a descrição da imagem aqui

— Marca
fonte

Como você planeja criar este fórum? Mais importante, quantas camadas você pretende ter? As vias são apenas um problema se você tiver apenas uma camada eficaz para trabalhar ou as estiver perfurando. (Além disso, uma dica que, esperamos, será ampliado por outros usuários: cobre derramar Tente digitar. polygon GNDNa barra de comando e fazer um retângulo em torno de sua IC, em seguida, digite ratsnest)

— Kevin Vermeer

Espero que duas camadas sejam enviadas para uma casa fabulosa para fabulosa (algo como o BatchPCB), para que vias não sejam um problema. Eu nunca vi algo assim antes (embora não pareça difícil).

— Mark

Você deve evitar os ângulos agudos entre as faixas, pois eles podem causar problemas com a gravação. Você também precisa desacoplar todos os pares de aterramento.

— Leon Heller

Existem muitos pares VCC / GND porque esse chip precisa de um caminho de impedância muito baixo para energia e terra. Você deve colocar um limite em cada par, se possível (geralmente na parte de trás do tabuleiro atrás do uC). Ignore-os e um lado do chip pode "passar fome" do outro. Uma placa de 4 camadas com potência e aviões terrestres seria muito, muito melhor.

— darron

Ângulos de 90 graus são permitidos? O senso comum parece ser evitar-se-possível ...

— Mark

Respostas:

O que você está perdendo é o uso de um avião de força. Parece que você está usando Eagle, use o polygoncomando para criar um avião e chame-o de GND. Em seguida, use o ratsnestcomando para derramar este avião sobre o seu tabuleiro.

Para uma placa de 4 camadas, você deve ter uma camada GND interna e uma camada VDD interna. Encaminhe seus sinais nas camadas externas e passe vias até os planos próximos aos blocos.

Para uma placa de duas camadas, o problema se torna mais complicado. É muito fácil configurar loops (que são ruins para a integridade do sinal e a EMI) ao rotear sinais através de uma camada de energia.

O IOIO é um exemplo de design de duas camadas com bom roteamento. A camada inferior nesta imagem é GND; Eu editei isso para usar um avião de 3,3V sob o IC, em vez de seus traços originais. Você pode obter a documentação original não editada (incluindo arquivos de layout) aqui .

amostra de layout

Eles colocaram as tampas de desacoplamento bem distantes. Presumivelmente, isso foi feito para que todas as peças pudessem ser colocadas na camada superior. Se você pode soldar dos dois lados, provavelmente é melhor localizá-los diretamente sob o IC e conectar-se a vias curtas nos pinos associados.

Observe também que seu regulador de tensão e sua tampa de desacoplamento de 10uF associada são apenas um pouco fora da captura de tela à direita. Se eles continuassem, eu também adicionaria um limite máximo de 10uF imediatamente abaixo do IC, além dos 0603s mostrados.

Por fim, observe que, embora exista um plano grande e de baixa impedância sob o IC, ele é alimentado por dois traços de 8 mil sob dois pads no lado direito. Se eu estivesse sendo extremamente cuidadoso, teria movido o LED e o resistor à direita, bem como o traço de 5V vindo pelo canto direito, para obter uma conexão de baixa impedância através desse espaço.

— Kevin Vermeer
fonte

Conecte-os aos planos VCC / GND perto dos pinos. Conexões de energia mais silenciosas, mais espaço para rotear o resto.

— Brian Carlton
fonte