Qual é a diferença entre os loops bloqueados de primeira ordem, segunda e terceira ordem?

O que o pedido PLL representa? Quais são as desvantagens da ordem 1 e 2 da PLL comprada na ordem 3? Como escolher o tipo de pll para um aplicativo como o demodulador QPSK?

Parece-me que a resposta aceita (por Sparky256) vê o PLL simplesmente como um filtro e ignora completamente seu objetivo real, que é ser um sistema de controle, controlando a fase de um sinal. A ordem de um sistema de controle significa seu número de estados internos. Em um sistema que possui uma única entrada, os estados além do primeiro estado (ordem) são equivalentes aos derivados da variável controlada.

Especificamente, em um PLL, a variável controlada é normalmente a fase do sinal. O PLL tenta produzir um bloqueio de fase. Portanto, a primeira ordem é para a variável de fase / estado, o segundo estado é uma derivada do primeiro estado - que é a frequência e assim por diante.

Para um sintetizador de frequência simples, um PLL de primeira ordem pode ser suficiente, mas com um demodulador QPSK, provavelmente um PLL de primeira ordem estaria ausente, pois qualquer deslocamento de frequência da portadora entre o modulador e o demodulador sempre produzirá um atraso de fase constante, que só pode ser removido por uma segunda ordem PLL. Um atraso de fase significa que os canais I e Q não podem ser corrigidos (eles "se movem" constantemente). Portanto, um demodulador QPSK deve ter um PLL com pelo menos 2 estados (ou seja, 2ª ordem ou superior).

Além disso, contrariamente a alguma noção predominante nos comentários e respostas aqui, uma ordem superior não torna o sistema mais lento nem mais rápido. O tempo de resposta é determinado por todos os parâmetros do sistema, principalmente pelo valor de seus coeficientes (ou a posição de seus pólos e zeros, no jargão do design do filtro).

Encontrei este link em um documento incrível que explica detalhadamente os detalhes até os filtros de 4ª ordem.

A ordem dos filtros refere-se apenas ao número de polos usados ​​para filtrar a saída do comparador de fases, para fornecer uma tensão de erro CC suave ao VCO.

1. Na verdade, os filtros de 1ª ordem são apenas as características do filtro do VCO, exigindo um período mínimo de tempo para se estabilizar (fase zero) com uma alteração na frequência ou no rastreamento de fase. A tensão de saída do comparador de fase bruta é alimentada ao VCO (oscilador controlado por tensão) com apenas os picos de ruído filtrados. Esse tipo oferece rastreamento rápido das alterações de frequência e bloqueia rapidamente para a configuração mais recente, mas pode ter uma saída irregular até travar em uma nova frequência.

2. Um filtro de 2ª ordem possui 1 estágio RC, passivo ou usando um amplificador operacional para obter um resultado mais preciso. É um pouco mais lento ao travar em uma nova frequência (fase zero), mas menos irregular ao se estabelecer e ser estável. Recomendado para a maioria dos projetos de PLL.

3. Um filtro de terceira ordem usa um amplificador operacional opcional e redes RC duplas. Ele se acalma mais devagar que os outros, mas tolera melhor o FSK / QFSK / QPSK mantendo-se estável, mesmo com esquemas de modulação complexos. As redes RC devem ser ajustadas para um determinado intervalo de taxas de transmissão, para que uma mudança real na taxa de bits seja seguida o mais rápido possível.

4. O loop PLL deve sempre ser capaz de encontrar e bloquear uma nova frequência da operadora rapidamente, ou a perda de dados ocorre, forçando o reenvio de pacotes de dados ou enviando primeiro um comando EOF / EOL / EOT. Felizmente, as MPUs rápidas podem emular ou ter todos os blocos funcionais de PLL integrados, portanto, o uso de filtros analógicos e circuitos PLL discretos é raro. Use QPSK como um termo de pesquisa e você encontrará muitos CIs de suporte e módulos prontos para uso. Tenha cuidado com qualquer software ou contrato de licença 'especial'.

Para mais detalhes sobre FSK e QPSK.

Essas respostas são ofuscadas por termos teóricos e detalhes de implementação. A questão original de selecionar uma PLL para desmodular um esquema de modulação de fase, como o QPSK, não é abordada.

A demodulação não depende da ordem da PLL.

Resumidamente, vamos cobrir os pedidos.

1. $x$$x \pm \Delta x$$\Delta x$

2. Os PLLs de segunda ordem, por terem o que é chamado de integrador, eliminam o problema de erro de fase.

Fim da discussão sobre o pedido de PLL.

A desmodulação do QPSK ou BPSK com um PLL depende do seu detector de erros. Para simplificar, vamos discutir o BPSK da seguinte maneira:

Para desmodular um sinal BPSK usando um PLL, modificamos o detector de erros do PLL para que o VCO do loop trave em 0 ou 180 graus em relação ao sinal de entrada. Assim, a saída do PLL VCO está em fase ou 180 graus fora de fase com a entrada. No que diz respeito ao loop, por causa do detector de erros modificado, ele acha que tem erro zero.

Quando a entrada muda de fase, o loop não deve fazer nada novamente, porque ele trava em 0 ou 180 graus. No entanto, alguns dos sinais no loop mudarão de positivo para negativo e você pode usar essa alteração para detectar se o sinal mudou de fase.

O mesmo conceito se estende ao QPSK, onde o PLL é cego para detectar alterações de fase de 90, 180 e 270 graus no sinal de entrada.

Um PLL que pode desmodular o BPSK é chamado de Costas Loop.

Escrevi este artigo sobre como implementar um loop Costas em software, que contém todas as informações que mencionei aqui em profundidade.

FakeMoustache escreveu: "Todos eles têm diferença de fase zero no estado bloqueado"

Nossa terminologia pode ser diferente, mas meu entendimento é que, em um projeto de primeira ordem, a diferença de fase é usada como sinal de erro (com amplificação) e aciona o VCO; portanto, o erro de fase no bloqueio depende da frequência. Um projeto de segunda ordem integra a diferença de fase para obter a tensão de controle do VCO, portanto, o erro de fase é zero quando bloqueado em uma frequência fixa e geralmente depende da taxa de alteração da frequência que está sendo rastreada para um sinal que varia lentamente. Para um design de terceira ordem, o erro dependeria da segunda derivada e assim por diante.

Desculpe pelo meu Inglês. Na minha opinião, a ordem do filtro de loop depende dos desempenhos que você deseja obter. Geralmente, a ordem baixa tem bloqueio rápido, mas desempenho ruim com relação à atenuação espúria; Além disso, usando um filtro de loop de ordem superior, também é possível reconhecer uma forma ideal do ruído de fase. Geralmente um PLL analógico, os principais espúrios são representados pelo sinal indesejado devido ao sinal de referência. Esse sinal pode ser facilmente limpo usando um filtro simples (por exemplo, de segunda ordem). No PLL digital (por exemplo, o PLL que possui bomba de carga), o sinal indesejado possui frequências mais baixas (ex .: fref / [2 ou 3 ...]). Para obter um espectro de saída limpo, pode ser necessário usar um filtro de loop de ordem superior (ordem de 3 ° ou 4 °); nos mesmos casos, é possível também reduzir a largura de banda do loop. Dessa forma, aumente o tempo necessário para a trava.