Estou trabalhando em um dispositivo que está sendo testado para passar nas emissões da FCC parte B (CSRR 22) . Em um ângulo e polarização (vertical), o dispositivo falha porque apresenta emissões na faixa de 100-200Mhz que ultrapassam o limite.

O resultado do teste mostra dois picos característicos em 145Mhz e 128Mhz . Uma fonte de ruído de banda mais ampla está tocando. O toque tem vários componentes harmônicos.

Problema

A PCB possui 2 fontes de alimentação de modo de comutação (SMPS) Estes são os chips da série Semtec TS30011 / 12/13. ( DATASHEET ) Após uma inspeção mais detalhada, há um toque na saída de energia (antes do estágio do indutor) O SMPS 1 possui um anel em 145MHz enquanto o SMPS2 possui um anel em 128Mhz. Vale a pena notar que eles têm cargas diferentes neles. Seus esquemas são idênticos, seu layout é um pouco diferente, mas 80% o mesmo.

1. Quais opções de layout eu tenho para reduzir o ruído EMI?
2. Estou ocupado ajustando a espessura do traço que entra no indutor para reduzir a capacitância perdida

Observe que há um derramamento de GND que não é visto no layout que une todos os Caps razoavelmente bem

Estou sem saber como ajustar os componentes do filtro para reduzir o toque.

Resultados do teste (3M, Pol. Vertical)

Esquema e Layout de 1

Isso pode ser resolvido colocando um núcleo de ferrite no cabo de alimentação que entra no dispositivo; no entanto, essa é uma solução não ideal por vários motivos estéticos e de custo.

Medições pré-indutor

Layout dos dois SMPS próximos um do outro

A referência toda executada ao GND que está oculta, a camada de energia abaixo fornece Vin a 5-12V, cada um deles é fixado na saída 3V3

Nós de comutação são muito curtos, o que é uma coisa boa. Mas eu não entendo os stubs nos traços do indutor, você deve excluí-los junto com as duas vias GND adicionais. Isso não é muito útil.

Mesmo se houver uma camada GND, eu não faria os planos laranja passarem sob os indutores. Faça o mesmo para L1 e para L2, nada sob o indutor. Você evitaria qualquer acoplamento.

Eu realmente acho que os capacitores de saída estão muito altos. A Semtech recomenda um 44µF típico e você está a 200µF. Tente remover o capacitor de 150µF.

Tente também aumentar as vias GND de C11, C62 e C10, C42, com pelo menos 2 vias GND cada uma, porque se você tiver uma corrente 3A, ela fluirá através de apenas duas vias GND, mas 6 vias de energia. O mesmo para a tampa de desacoplamento C4, tente pelo menos 2 vias GND.

Edit: Eu realmente não entendo o uso de um cordão de ferrite e amortecedor no final de um SMPS. Os FB são mais usados ​​para impedir que um trilho de força retorne ruído ao trilho de força principal, por exemplo, com o trilho de força PLL. Mas a tensão após um indutor principal deve estar dentro da tolerância a ruídos, especialmente para um trilho de 3,3V.

Você pode tocar devido ao uso inadequado do CE, consulte a frequência de ressonância LC neste artigo da Analog Devices: http://www.analog.com/en/analog-dialogue/articles/ferrite-beads-demystified.html

O design tem o toque clássico na borda de comutação. A causa típica do toque está nas indutâncias parasitárias nos transistores de comutação, que formam circuitos de tanques parasitários juntamente com outros parasitas. O toque é causado por arestas de comutação muito rápidas. Há uma boa nota de aplicação 045 da Richtek que contém várias dicas sobre como reduzir ou eliminar o problema.

Como também posso ver, os esquemas de referência do fabricante (e placas de teste) incluem um diodo "catch" (Schottky), que está ausente no design. Os parasitas do diodo podem ajudar a estabilizar / amortecer o toque no lado do interruptor [mesmo se o diodo for opcional para o conversor síncrono].

ESCLARECIMENTO: O design de referência do fabricante SEMTECH utiliza o diodo PMED4030ER, 115 "opcional" em sua placa de teste / demonstração, que possui 250 pF de capacitância parasita a 1 V. / 9 Ohms para suprimir o toque. Portanto, é bem provável que o diodo melhore a eficiência do comutador E reduza o toque.