Acabei de aprender que os inversores digitais CMOS podem ser configurados para executar funções analógicas (principalmente osciladores e amplificadores). No entanto, muitos dos exemplos tendem a favorecer dispositivos antigos da série CD4000. Além disso, esta nota de aplicação menciona na Seção 3 que o uso de inversores com buffer pode causar problemas de estabilidade.

1. Quais famílias de lógica podem ser configuradas com segurança para executar operações lineares? Quais famílias devem ser evitadas?
2. Os circuitos de proteção "especiais", como a E / S tolerante a 5V para AHC e LVC, causam problemas adicionais de estabilidade ou impedem a operação linear?
3. O que aconteceria se eu tentasse construir um circuito linear usando um dispositivo compatível com TTL (HCT, ACT, AHCT)?
4. É uma má prática usar CIs digitais em sua região linear?

Todas as famílias lógicas gostam de usar inversores com buffer, porque são mais confiáveis ​​e usam menos energia em aplicativos digitais. No entanto, inversores sem buffer são úteis para construir osciladores de cristal, portanto existem em muitas famílias; procure por 74xx1GU04.

Uma E / S tolerante a 5 V não possui diodo de proteção ESD para o VCC, portanto tende a ter menos capacitância e distorce o sinal menos se exceder o VCC.

As entradas compatíveis com TTL têm um limite de comutação mais baixo, portanto, não são mais simétricas entre o VCC e o terra.

Portões sem buffer devem ser usados ​​em circuitos lineares; é improvável que os portões com buffer funcionem.

Outra nota de aplicação útil: Compreendendo as características CD4xxx (des) armazenadas em buffer .

Você deve se lembrar de que portas lógicas, como os inversores, são na verdade apenas circuitos analógicos simples, comparadores, projetados para funcionar bem com um sinal de entrada analógica que basicamente possui dois estados estáveis, alto e baixo.

Assim, assim como você pode usar amplificadores operacionais como dispositivos lógicos, dispositivos lógicos simples também podem ser usados ​​em uma função analógica.

Os inversores, em particular, desempenham esse papel muito bem, pois o que você realmente tem é um simples comparador / amplificador operacional com o pino negativo exposto como entrada e o pino positivo basicamente "conectado" à metade do trilho. (Ou algum outro ponto para TTL etc.) Como eles expõem o pino negativo, você pode usar loops de feedback negativo da mesma maneira que os amplificadores operacionais. A lógica não inversora é menos útil.

O quão bem eles trabalham em um papel analógico depende, é claro, da natureza do portão em particular. Os dispositivos mais antigos são transistores correspondentes muito simples, a variedade em buffer possui mais internos que os tornam menos lineares.

No entanto, os dispositivos lógicos tendem a abrir circuito, ou pior, disparar quando o sinal está entre os níveis lógicos, portanto, usá-los como amplificadores simples para sinais de baixa frequência não é uma boa idéia.

No entanto, usá-los como parte de um circuito de atraso ou como motorista de um oscilador, eles funcionam bem, especialmente se o portão for um Schmitt Trigger com histerese incorporada.

Eu queria, tardiamente, acrescentar alguns pontos que não foram elaborados por outros.

Embora seja habitual usar portões sem buffer como amplificadores lineares, há algumas desvantagens que devem ser lembradas.

Talvez o mais importante seja que os parâmetros estão mal especificados. Embora uma folha de dados do amplificador tenha muitas informações sobre as propriedades do amplificador, geralmente você encontrará muito poucas informações na folha de dados de um dispositivo lógico. Além disso, é provável que existam grandes tolerâncias e variabilidade sobre as condições operacionais (tensão operacional, temperatura, ...). Portanto, você pode querer empregar apenas esses dispositivos em circuitos que podem tolerar variações tão grandes.

Os inversores sem buffer estão disponíveis em várias famílias lógicas CMOS diferentes, começando com a antiga série 4000 na extremidade lenta, até a faixa LVC bastante rápida. Suas propriedades diferem acentuadamente. Você deseja examinar atentamente o consumo de energia, em particular, uma vez que o consumo de energia tende a ser máximo quando a tensão de entrada está na faixa intermediária entre alta e baixa, onde ambos os transistores conduzem simultaneamente. Isso também dependerá muito da tensão operacional. Piora quanto maior a velocidade e a velocidade da família de lógica. É por isso que a série 4000 é bastante benigna, enquanto a lógica do tipo LVC é muito mais difícil de lidar.

Dependendo da família lógica, também pode haver um tempo máximo de subida / queda de sinal especificado, o que indica que o nível de entrada não deve permanecer entre alto e baixo por muito tempo. Se você violar isso, você não apenas obtém alto consumo de energia, como também pode ter problemas de estabilidade. Pode até afetar a confiabilidade do circuito, devido ao calor gerado em um par de transistores bastante pequeno. Nota sobre a aplicação de TI SCBA004 tem mais a dizer sobre isso.

A linha inferior é: você pode usar esses dispositivos para aplicativos lineares se estiver ciente das sérias limitações. Seu baixo preço pode ser atraente, mas as desvantagens que acompanham o circuito simples são substanciais.

Os CIs digitais operados em sua região 'linear' podem não ser tão lineares. Algumas décadas atrás, eu projetei um produto usando um chip inversor CD4xxx em um oscilador de anel. O fabricante substituiu uma peça digital "moderna" (IIRC HCT), que sofreu passagem de ar quando operada em sua faixa 'linear' (transistores de saída pull-up e pull-down ativados ao mesmo tempo). Escusado será dizer que o chip ficou quente ;-)

Portanto, para responder sua pergunta, geralmente é uma má forma usar CIs digitais como dispositivos lineares, exceto em circunstâncias muito raras!

Minha solução CMOS Goto

• Todas as E / S lógicas possuem características analógicas na região linear entre Vdd e Vss.

• Qualquer família Lógica pode ser usada, considerando que os amplificadores lineares de feedback negativo devem ter boa margem de fase no ganho da unidade e sensibilidade ao Vdd e aos fornecedores.

- Adicionado

• o 74HCT ou qualquer 74xxT é um limite de entrada TTL compatível com 1,5V, em vez de Vdd / 2, que é a mesma coisa quando você obtém Vdd = 3V. Com a polarização automática com feedback R negativo, o ciclo de trabalho de saída mudará, tentando alcançar 1,5Vcc na entrada, portanto, dependendo do nível do sinal que pode acionar os diodos de fixação ESD para aterrar

• Nem todo mundo será bem-sucedido pela primeira vez, assim como no projeto Linear e de RF sem total conhecimento da impedância do circuito, fornecimento e layout, o inversor com buffer CMOS barato e sujo possui um incrível ganho de largura de banda de produto> 150MHz com> 60dB de ganho por centavos por inversor.

A polarização automática é trivial quando a entrada é acoplada à CA, mas a escolha de um inversor com buffer aumenta o desafio técnico. A sensibilidade à oscilação aumenta quando o ganho do circuito fechado é muito menor do que o ganho do circuito aberto, pois não é compensado internamente como Op Amps (OA).

• Os inversores de buffer são tratados mais como amplificadores de vídeo de alto ganho do que um OA.

O ganho de malha aberta para um inversor de 1 estágio ou sem buffer (UB) é de 20dB no mínimo e> 60dB para 3 estágios em buffer (B). Ao usar Zf / Zs, para feedback negativo, é necessário acoplar CA de entrada e saída, como em um único CMOS Op Amp. Normalmente, o Zf é selecionado com alta resistência para polarização DC auto baixa da entrada, mas muito alto resultará em um tempo de ativação lento para a tensão de entrada ser ajustada para Vdd / 2 a partir de R2C1.

^{simular este circuito - esquemático criado usando o CircuitLab}

Os inversores com buffer (B) têm 3 vezes o ganho linear de dB de buffer (UB), de modo que os amplificadores de vídeo têm comportamentos interessantes se você precisar de um ganho de 60dB com o Zout de impedância de driver de 20 a 500 Ohms. Onde Zout = RdsOn = Vol / Iol @ ~ x mA

Outros detalhes

Dado o histórico da lógica do CMOS desde 1970, existem dezenas de prefixos de família padrão como {4xxx, 'HCxxx e' ALCxx}. Todas as características analógicas não são especificadas diretamente nas planilhas de dados, como RdsOn, Ciss e Coss, mas sabemos que estas limitam o consumo de corrente e a grande largura de banda do sinal. Você pode apreciar o comportamento FET, como RdsOn vs Vgs, é determinado pelo intervalo Vss e que cada geração aumenta a velocidade, reduz o consumo de energia na velocidade ou ambos. Isso resultou em menor litografia, menores intervalos de Vdd e menores valores do driver RdsOn.

• Você já deve saber que o RdsOn é razoavelmente consistente (50%) para cada família de séries CMOS 54/74 que depende de Vss. Desde que o aumento do Vgs naturalmente diminui o RdsOn an. A faixa baixa de Vss é limitada pela velocidade do aumento significativo do RdsOn e a faixa mais alta aumenta a corrente de condução cruzada e a dissipação de energia.

Eu espero (mas não verifiquei) toda família lógica pode ser usada como um amplificador linear . Cada amplificador linear. deve seguir regras para tornar linear e estável. No entanto, dependendo da indutância do layout e de outras impedâncias que afetam a margem da fase de ganho da unidade, a compensação externa para um polo de 1ª ordem pode ser necessária, como sabemos como os amplificadores operacionais são projetados.

Para melhores resultados, o projetista deve ter uma boa idéia de todas as impedâncias * Z (f) do circuito versus frequência, mesmo se houver uma ampla tolerância de ~ +/- 50% para todos os fornecedores. Nunca subestime que isso possa mudar significativamente; portanto, sua Lista de fornecedores aprovados, o AVL deve incluir apenas os que você verificou para cada número de peça em qualquer design. Caso contrário, você deve descobrir como evitar esses problemas projetando e testando. Mas geralmente descobri que as especificações do Logic que refletem os limites do RdsOn (ou driver ESR) são consistentes para todos os fornecedores.

• Estes * incluem na fonte uma estimativa de Z (f) da impedância de potência e do driver como << Zout, layouts e tampas de desacoplamento na largura de banda operacional para o fornecimento em cada chip. e o CMOS Zout = RdsOn out. A razão pela qual os inversores sem buffer eram mais estáveis ​​e recomendado é porque o ganho de estágio único é normalmente adequado para osciladores de cristal (XO) quando polarizado por CC com auto feedback de 1 a 10M R.

Suponho que você tenha alguma idéia da Teoria do Controle ou plotagens Bode. Como cada estágio do CMOS é um inversor, os inversores de buffer têm 3 estágios de ganho G (s) e mais deslocamento de fase$f_{BW}$~$0.35t_R$ e, portanto, menos estabilidade com mais feedback H (s).

Quem pode aprender facilmente, já sabe; Gráficos Bode, margem de fase de 1 vs 3 amplificadores de estágio, Vol / Iol para cada família lógica vs Vcc. Caso contrário, nenhuma explicação simples é possível. CD4xxx funcionou bem de 3 a 18V; todos os outros devem funcionar de maneira semelhante escalando Vcc / RdsOn. Para cargas de baixa impedância (~ 50), o Pd no driver pode ser bastante reduzido pelo acoplamento CA. 74ALCxx tem cerca de 25 Ohms a 3,3V, 74HCxx tem cerca de 50 Ohms +/- 50% a 5V acima da temperatura.