Em outras palavras: se trocarmos A e B, Q se comportará exatamente da mesma forma nas análises DC e transitória?
Respostas:
Haverá uma diferença muito pequena nesse circuito devido às diferenças de VGS na pilha N enquanto o circuito estiver afundando corrente durante a comutação. M1 será marginalmente mais lento que M2 sob algumas condições.
No entanto, é provável que haja outros fatores, como a disposição do circuito, que terão um efeito igualmente grande.
Definir perfeito. Muito do que fazemos em EE é sobre modelagem. O modelo nunca é perfeito e, na maioria dos níveis de abstração, o comportamento desse circuito seria considerado simétrico. Se permitirmos que diferenças muito pequenas em um circuito que normalmente inclua dezenas desses portões nos afetem, nunca faremos nada.
Depende do meio ambiente.
Talvez no seu circuito acima e em um FPGA sejam iguais, mas em uma biblioteca ASIC você encontra diferenças entre as várias entradas.
Como os dispositivos M1 e M2 estão em uma configuração diferente, haverá uma diferença entre as entradas A e B.
No entanto, talvez você precise procurar muito e com cuidado para ver os efeitos de tempo ou limite dessa diferença.
Ao projetar um portão lógico em um sistema, você trabalha com as especificações máximas, mas espera que ele se comporte mais próximo do típico. Geralmente, há uma variação de 2: 1 ou até 3: 1 entre as especificações máximas e as típicas. É provável que qualquer diferença no desempenho entre as entradas A e B seja muito menor do que a diferença entre os intervalos máximo e típico.
Se você se preocupa com o processamento de pulso de precisão, como na construção dos flip-flops de um detector de frequência de fase PFD de baixo jitter, você deve entender todas as várias maneiras pelas quais as cargas batalham dentro do circuito e permanecem alojadas para perturbar o próximo pulso, causando variações de atraso entre pulsos e tremulação determinística.