Colocação de Vias para conectar aviões no solo

Eu estive pensando muito sobre práticas de aterramento em layouts de PCB. Minha primeira pergunta sobre isso lida com vias. Percebi que em um PCB simples de 2 camadas com planos de terra em ambos os lados, normalmente haverá algumas ou várias vias espaçadas para conectá-los com impedância mínima entre os dois fluidos de cobre.

No entanto, em uma placa de RF, o posicionamento via parece muito mais deliberado e estou me perguntando sobre a teoria por trás disso. As vias que conectam os planos de terra geralmente fazem fronteira com o traço de RF. Veja este exemplo diferencial do guia de onda coplanar:

Eu também tenho uma segunda pergunta sobre o aterramento em PCBs. Quando é apropriado "isolar" os planos de terra um do outro? E como ter os planos de terra em uma camada (digamos, no topo) isolados um do outro ajuda quando os dois planos de terra estão conectados ao mesmo plano de terra na parte inferior por meio de vias. Quando temos esses planos de terra isolados, o posicionamento via difere de qualquer um dos casos acima?

Nota: Estou ciente da possível duplicação aqui, mas não estou satisfeito com as respostas e acho que minha pergunta pede mais detalhes.

Obrigado pela informação.

O layout que você mostrou se parece com o chamado guia de onda coplanar com suporte de cobre (CBCPW). Isso significa que o retorno ao solo para o guia de ondas não está apenas no terreno coplanar (o solo preenche a mesma camada que o sinal rastreia), mas também na camada plana imediatamente "abaixo" da camada de sinal. Essa estrutura é bastante esotérica, no sentido de que eu só a vi usada em sistemas digitais quando as taxas de dados excedem 20 Gb / s.

Descobri o que parece ser uma discussão razoável sobre as diferenças entre o CBCPW e a micro-tira em um artigo do Microwave Journal realizado por engenheiros da Rogers Corp.

Este artigo mostra que o CBCPW tem menor perda do que a microtira nas frequências em que a perda de radiação se torna importante na microtira, aproximadamente a partir de 25 GHz e mais, o que explica por que o CBCPW não é amplamente usado em frequências mais baixas.

Dirigindo sua pergunta, o artigo aponta alguns requisitos especiais para vias de aterramento nas estruturas do CBCPW:

Para o aterramento adequado, os circuitos CBCPW empregam vias para conectar os planos de terra coplanares da camada superior e o plano de terra da camada inferior. A colocação dessas vias pode ser crítica para alcançar as características de impedância e perda desejadas, bem como para suprimir os modos de onda parasitária.

Isso basicamente significa que, sem vias de costura frequentes entre o terreno coplanar e o terreno de apoio, a energia poderia ser transferida para modos de propagação indesejados, o que causaria perda excessiva de inserção ou forte dispersão nas características da linha de transmissão.

Parte 1: Um slot longo em um plano de terra no lado superior pode atuar como uma antena, tanto em termos de radiação quanto de captação de correntes que estão tentando fluir perpendicularmente ao slot. Você pode pensar em um slot como uma espécie de "fio negativo". Mais detalhes podem ser encontrados aqui .

As correntes de alta frequência que estão tentando passar de uma parte do plano de terra do lado superior para outra (fluindo perpendicularmente ao traço de RF) são forçadas a fluir pelas bordas dos espaços entre as peças. Agora considere o que acontece se o comprimento do slot for igual à metade do comprimento de onda da corrente. A tensão no slot é forçada a zero nas extremidades do slot (onde as peças estão conectadas), mas isso significa que a diferença de voltagem no slot será maior no centro do slot. Da mesma forma, a corrente (no slot) é forçada a zero no centro do slot, mas é máxima nas extremidades do slot. Este é o "duplo" elétrico de uma antena de fio de meia onda comum, na qual a corrente é máxima no centro e a tensão é máxima nas extremidades. O slot e o fio são igualmente eficazes como antenas,

As múltiplas vias que conectam os dois lados do slot ao plano de terra sólido do outro lado "encurtam" essa antena do slot, eliminando esse problema.

Parte 2: Planos de terra independentes para determinados subsistemas "ruidosos" (ou, nesse caso, subsistemas que precisam ser particularmente "silenciosos") em uma placa, que são conectados ao plano de terra no nível do sistema em apenas um ponto, servem para restrinja as correntes de retorno dos sinais dentro desse subsistema apenas àquela área da placa, impedindo-as de afetar (ou serem afetadas por) outros subsistemas na placa.

Por exemplo, suponha que você tenha um sistema de aquisição de dados baseado em microprocessador que possua um ADC de alta resolução e alguns circuitos analógicos de condicionamento de sinal a montante. Você pode criar um plano de aterramento para o circuito analógico e outro para o microprocessador e seus cristais e outros periféricos digitais (por exemplo, um grande chip de memória flash) e conectar cada um deles ao plano de aterramento do sistema (ou entre si) em apenas um ponto. Isso mantém o ruído de alta frequência do cristal e os outros sinais de E / S digitais de comutação rápida do microprocessador fora do plano de aterramento para os circuitos analógicos sensíveis. Você verá isso se observar os layouts das placas de avaliação que os fabricantes produzem para seus chips ADC e DAC de alta resolução.

No CPW ou no Coplanar Wavequide, a energia de RF está entre os condutores na parte superior do substrato. Isso é comum em semicondutores, onde é difícil acessar um plano de terra e as distâncias são muito curtas. Para PCBs, é necessário que haja um aterramento inferior e isso é chamado de guia de onda coplanar aterrado (CPWG) ou guia de onda coplanar apoiado em condutor (CBCPWG). O espaçamento via é criar uma parede virtual pela qual a energia de RF não possa vazar. Quanto maior a frequência, menor o comprimento de onda e mais próximas as vias devem estar. Aqui está um link para um artigo que mostra isso testando diferentes painéis nas páginas 14 - 21.

http://mpd.southwestmicrowave.com/showImage.php?image=439&name=Optimizing%20Test%20Boards%20for%2050%20GHz%20End%20Launch%20Connectors