Por que um único portão AND precisa de 60 transistores?

24

Observando a folha de dados do MC74VHC1G08 , na seção de recursos , ela afirma Chip Complexity: FETs = 62.

Por que esse IC precisa de 62 transistores, enquanto uma porta AND pode ser feita com apenas 6 transistores?
Para que os outros 56 transistores estão sendo usados? Meu palpite seria algum tipo de circuito de proteção, mas não tenho certeza.

— eeze
fonte

8

Como você pode fazer um CMOS AND gate com dois transistores? Preciso de no mínimo seis e preciso de muito mais para armazenar em buffer a saída para gerar uma grande carga fora do chip.

— Elliot Alderson

11

Na verdade, ele possui 62 transistores ou o ON possui alguma fórmula para calcular o tamanho (como "cavalo-vapor" nos velhos tempos, apenas na outra direção)? Todos os transistores são independentes ou existem vários transistores paralelos na saída para fan-out?

— TimWescott

4

Pode não haver literalmente 62 transistores; esse pode ser um número "normalizado" que é conectado a algum tipo de midel de previsão de confiabilidade. Dito isto, a folha de dados diz que possui "vários estágios", incluindo um buffer de saída. E sim, a proteção de entrada também contaria para a contagem de transistores.

— Dave Tweed

@ ElliotAlderson Você está certo - isso deve dizer 6, não 2.

— eeze 22/02

4

@ Platytude Não pretendo entender completamente o porquê, mas ouvi dizer que os diodos no CMOS às vezes são implementados usando FETs. Talvez fazer todo o possível com os FETs facilite o processo de fabricação ou algo assim.

— mbrig 22/02

33

Pode haver várias razões pelas quais mais do que o mínimo de 6 MOSFETs (4 para um NAND + 2 para um inversor) são usados neste IC:

Conforme indicado na folha de dados:

O circuito interno é composto de vários estágios, incluindo uma saída de buffer que fornece alta imunidade a ruídos e saída estável.

A saída será feita usando transistores bastante grandes (sem tamanho mínimo). Sempre há "dobrado", o que significa que vários transistores são combinados em um grande, onde as áreas de drenagem e difusão da fonte são compartilhadas entre dois transistores. Isso se comporta como um transistor grande, mas pode ser contado como muitos se você quiser uma contagem maior de transistores.
A proteção ESD nas entradas e saídas de IC fabricadas nos processos modernos de CMOS geralmente usa "MOSFETs de porta aterrada" em vez dos diodos mais tradicionais.
Um circuito de "grampo ESD" é necessário entre os pinos de alimentação, um circuito composto por dois transistores.
Os circuitos digitais (como esse AND) normalmente precisam de desacoplamento de suprimento no chip. Estes são chamados de "células decapadas". Estes são capacitores entre os trilhos de suprimento. Esses capacitores são fabricados principalmente usando a capacitância Gate-Drain / Source dos transistores.
Nos processos CMOS, os MOSFETs são os componentes mais "básicos", eles também são os componentes mais controlados e os mais flexíveis, de modo que os designers de IC preferem usar um MOSFET sempre que possível.

No geral, é "bastante fácil" precisar de 62 transistores para fazer uma função aparentemente simples como uma porta AND. Isso também ocorre porque esse IC é "um pouco mais" do que apenas um simples portão AND. Os portões AND em circuitos mais complexos, como CPUs, microcontroladores etc. geralmente usam apenas 6 transistores. Mas estes não são "independentes" E portões como este IC.

— Bimpelrekkie
fonte

Existe uma razão pela qual você não fabricaria apenas um transistor maior na matriz, em vez de usar vários menores em paralelo?

— DKNguyen 22/02

2

@Oor Sim, o tamanho do transistor. Digamos que eu precise de um W / L de 1000um / 0,13um. Isso significaria um transistor muito largo (1 mm), mas muito fino (menos de 0,0005 mm), o que não é prático, o que resultaria em um tamanho muito inutilizável para o chip. O que é preferível é um chip quase quadrado (mas um retângulo também é bom). Então dobramos esse transistor em, por exemplo, 20 menores de 50um / 0,13um e combinamos isso em uma forma retangular. Dê uma olhada no que parece aqui: zeptobars.com/en/read/…

— Bimpelrekkie

11

O transistor de saída "dobrado" deste LDO é a estrutura entre esses dois "blobs" (esses são os blocos de ligação) na parte superior direita da imagem. Embora este seja um LDO, seria semelhante em qualquer IC em que grandes MOSFETs sejam necessários.

— Bimpelrekkie 22/02

2

Ah, então é possível "derramar o transistor" em todos os cantos e recantos disponíveis na bolacha. Como derramar areia em uma jarra, em vez de enchê-la com algumas pedras grandes e espaço vazio.

— DKNguyen 22/02

@Toor Correct, não é tão simples quanto derramar areia, mas a idéia é a mesma: é muito mais fácil preencher uma forma (espaçada aleatoriamente) com pequenas unidades, que é preenchê-la com eficiência com um transistor único muito longo e estreito.

— Bimpelrekkie 23/02

8

Da ON Semiconductor MC74VHC1GT00 - Guia do produto de porta NAND de 2 entradas simples :

O circuito interno é composto de vários estágios, incluindo uma saída de buffer que fornece alta imunidade a ruídos e saída estável.

A estrutura de entrada do MC74VHC1G00 fornece proteção quando são aplicadas tensões de até 7 V, independentemente da tensão de alimentação. Isso permite que o MC74VHC1G00 seja usado para conectar circuitos de 5 V a 3 V.

Complexidade do Chip: FETs = 56

Proteção de desligamento fornecida nas entradas

Atrasos de propagação equilibrados

De ON Semiconductor MC74VHC1GT00 - Folha de dados de porta NAND de 2 entradas simples .

$V_{CC}$ $V_{CC}$

$I_{OFF}$

Tensão suportável ESD> 2000V

Temos pelo menos três estágios, que são entrada, lógica e saída.

O MC74VHC1G08 AND gate, que pode ser formado a partir de um NAND e um NOT, leva 62 FETs. O MC74VHC1GT00 NAND leva 56. Mesma família, aproximadamente 6 FETs para implementar um inversor. O que significaria que o MC74VHC1G00 teria cerca de 9 portas de funcionalidade e o MC74VHC1G08 10 portas.

A base da pergunta do OP é que uma lógica AND pode ser implementada a partir de 6 portas, mas um NOT em um MC74VHC1G08 deve ter pelo menos 6 FETs.

Diga 8 + 6 para implementar a lógica, o que deixaria cerca de 48 FETs para fornecer todas as proteções extras.

Adivinhe 5/6 FETs / entrada para fornecer proteção ESD = 36 FETs.

O restante para fornecer todas as outras proteções. Claramente, este não é um portão AND simples.

— StainlessSteelRat
fonte

3

Quantos MOSFETs pequenos e paralelos existem em um MOSFET de potência? Milhares? Esse pequeno portão possui uma corrente de saída bastante alta, portanto, são necessários 62 MOSFETs minúsculos para fazer isso.

Meus dois centavos no valor de um palpite.

— Audioguru
fonte

2

Quanto mais difícil for o portão de um MOSFET para ligá-lo, mais tempo levará para o MOSFET desligar posteriormente. O desempenho pode ser aprimorado com a adição de circuitos para limitar o excesso de tensão no gate, embora seja complicado fazê-lo sem aumentar a dissipação de energia inativa.

Não sei quais técnicas exatas são usadas no CMOS para evitar a saturação excessiva, mas os dispositivos Schottky de baixa potência baseados em transistores de junção bipolar podem fornecer um analógico útil. Considere os dois inversores simples mostrados abaixo:

esquemático

^{simular este circuito - esquemático criado usando o CircuitLab}

O inversor à esquerda é mais simples que o da direita, mas se executar a simulação, verá que a adição do diodo permite que o circuito da direita se desligue muito mais rapidamente do que o da esquerda.

Nos inversores baseados em BJT abaixo, o diodo Schottky aumentará levemente a dissipação de energia em R3, mas esse aumento será pequeno se comparado ao consumo geral de energia. Em um dispositivo CMOS, simplesmente apertar a tensão do portão aumentaria a dissipação de energia, tornando necessário o uso de outras abordagens mais sofisticadas.

— supercat
fonte

Não me lembro de o MOS ter problemas comportamentais de lentidão no armazenamento de carga.

— analogsystemsrf

Para MOSFETs pequenos, adicionar circuitos extras às coisas tendenciosas da melhor maneira possível provavelmente não é útil, mas os MOSFETs grandes terão no mínimo capacitância de porta e acho que eles têm outros problemas de design além deles, embora eu não saiba exatamente o que são. . O uso de uma porta NAND de quatro transistores que alimenta um inversor de dois grandes transistores (ou mesmo dois grandes grupos de transistores paralelos) provavelmente não produziria o desempenho tão bom quanto seria possível com um melhor controle das tensões das portas.

— supercat 24/02

1

Talvez o dado tenha quatro portas AND, porque está usando o mesmo dado físico exato que esse chip MC74VHC08 , apenas conectando um dos portões.

Por que o custo e a dificuldade de projetar, testar e dar suporte a uma matriz separada, quando o custo entre 17 e 62 transistores em silício é basicamente nulo?

Isso adicionaria até 2 ou 6 transistores para proteger a fonte de alimentação e 14 ou 15 transistores por AND. Não é tão irracional.

— Harper - Restabelecer Monica
fonte

Também me pergunto sobre isso - não é uma ideia maluca, já que o maior consumo de energia seria dinâmico, por isso seria difícil contestar os portões não utilizados. No entanto, seu link para a folha de dados da parte quad diz "Complexidade do chip: 24 FETs ou 6 portas equivalentes" - ou seja, mais simples .

— Chris Stratton