Alguém pode explicar o objetivo desse conjunto duplo de PNP / NPN?

Eu gosto de me considerar bastante experiente em design de eletrônicos, mas, ao ser contratado para revisar esse esquema, estou um pouco perplexo. Este é basicamente o estágio de saída de uma fonte de alimentação auxiliar:

Eu desenhei as linhas vermelhas para simbolizar onde o poder realmente flui. O MOSFET Q2 no canto superior esquerdo faz sentido (embora não haja resistor de base para Q3, que é o primeiro erro que apontei. 3,3V de um micro diretamente para um diodo emissor de base de 0,7V, youch!). Este é apenas um interruptor de alimentação P-FET.

O que é mais estranho, porém, é depois disso - o par Q4 / Q5. Q4 é outro transistor dopado com P que atua como um comutador, mas a rede está dirigindo sua base no Q5 - e o que está conduzindo o Q5? A saída do quarto trimestre! É um paradoxo se você me perguntar. Há duas preocupações principais minhas:

1. A primeira é: qual é o objetivo disso? A única coisa que consigo pensar é, supondo que Q4 (e, portanto, Q5) seja ativado por "padrão" se a saída + Vout estiver em curto para GND, isso desativa Q5, que desliga Q4, que desconecta a tensão de saída do curto-circuito diretamente para o referido GND. É justo, se é para isso que serve - se não for, por favor, me corrija?
2. A segunda é, removendo minha suposição, isso será ativado em primeiro lugar? Se Q4 fosse um P-MOSFET no modo de depleção, eu diria que sim, pois isso estaria "ativado" por padrão, deixe 12V fluir no estado "inicial" e, em seguida, ligue Q5 até que a saída + Vout esteja em curto para GND. Nesse caso, porém, este é apenas um PNJ BJT simples que, a menos que eu seja louco, está "desativado" por padrão. Assim, ele nunca liga.

Obrigado. Qualquer visão das pessoas seria ótima, pois parece uma pequena ferramenta útil para evitar sobrecorrente de curto-circuito (embora atualmente, esse tipo de proteção esteja embutido em muitos chips internamente). Mas parece-me que não foi totalmente executado corretamente, e precisa ser um MOSFET do modo de esgotamento lá, para que pelo menos tenha um estado inicial definido.

Comportamento :

O circuito é uma trava.

Supondo que a tensão de partida em C5 seja 0V e Q2 esteja ligada, Vbe de Q5 é 0V e permanecerá assim, a menos que alguma outra parte (não mostrada) do circuito aumente a tensão da rede + Vout, ligando Q5 e depois Q4 .

A partir daí, vejo duas respostas possíveis:

• Essa é uma maneira estranha de ativar uma saída de outro lugar, que é muito complicado;

• Este é um design ruim

Eu (e todos os comentadores) preferiríamos a segunda teoria, que é confirmada por alguns outros elementos, como a falta de um resistor de base no Q3 ou a filtragem global.

Em Conclusão, verifique o restante do esquema em busca de algo que possa inicializar + Vout ou outros exemplos de circuitos copiados e colados que não pertencem.