Um ponto ainda não mencionado é a capacitância comutada na entrada. Muitos ADCs conectam um capacitor à entrada enquanto fazem uma medição e depois o desconectam algum tempo depois. O estado inicial desse limite pode ser a última tensão medida, VSS ou algo inconsistente. Para uma medição precisa, é necessário que a entrada não se mova quando a capacitância está conectada ou que ela salte e se recupere antes que o capacitor seja desconectado; na prática, isso significa que ou a capacitância na entrada deve estar acima de um determinado valor, ou então o tempo RC formado pela capacitância de entrada e impedância da fonte deve estar abaixo de um determinado valor.
Suponha, por exemplo, que a capacitância de entrada comutada seja 10pF e o tempo de aquisição seja 10uS. Se a impedância de entrada for 100K, não há capacitância de entrada além da capacitância do ADC, e a diferença entre a tensão da tampa inicial e a tensão a ser medida for R, a constante de tempo RC será de 1uS (10pF * 100K) , portanto, o tempo de aquisição será 10 constantes de tempo de RC e o erro será R / exp (10) (cerca de R / 22.000). Se R for a tensão de escala completa, o erro será um problema para medições de 16 bits, mas não para medições de 12 bits.
Suponha que existam 10pF de capacitância na placa, além dos 10pF de capacitância comutada. Nesse caso, o erro inicial seria cortado pela metade, mas a constante de tempo RC seria duplicada. Conseqüentemente, o erro seria R / 2 / exp (5) (aproximadamente R / 300). Apenas bom o suficiente para a medição de 8 bits.
Aumente a capacidade um pouco mais e as coisas pioram. Empurre a capacitância para 90pF e o erro seria R / 10 / exp (1) (aproximadamente R / 27). Por outro lado, se a tampa ficar muito maior que isso, o erro retornará. Com uma capacitância de 1000pF, o erro seria de cerca de R / 110; a 10.000pF (0,01uF), seria cerca de R / 1000. Em 0.1uF, seria de cerca de R / 10.000, e em 1uF, seria de cerca de R / 100.000.