SR Latch (Flip Flop) começando Entradas?

Ok, essa provavelmente é uma pergunta básica, mas eu entendo como as travas SR funcionam, exceto uma coisa.

Na entrada R e na entrada S, você pode torná-los 0 ou 1 ..... mas e as linhas de entrada próximas a elas (que dependem da saída do R ou gate ou S ou gate) ...... o que esses "Iniciar" como.

Presumo que seja Zero ..... mas com o primeiro sinal de clock (To R ou S) .... ele ainda não recebeu a linha de saída do outro portão OR ... então, como ele pode obter o primeiro resultado.

Como vamos fingir que o primeiro sinal de clock é R = 1 e S = 0 .... e quanto à linha de entrada R ou gates ao lado (que depende da saída S OR gates) ..... como isso pode ser feito? no primeiro sinal de "entrada". Isso me confunde?

Nós apenas assumimos que é zero ou o quê?

edit: Como a pergunta é confusa, a linha de entrada DIREITA abaixo do R (os dois entram no portão OR superior, estou falando sobre o logo abaixo). Como é dependente da saída S .... se for o primeiro sinal de "Relógio" ... como seria definido? Zero? Como obviamente ele precisa aguardar a saída de S antes que ela possa realmente ser configurada para qualquer coisa ... mas inicialmente o que é considerado.

insira a descrição da imagem aqui

digital-logic flipflop latch

Respostas:

Eles começam indefinidos, ou seja, podem ser configurados para ambos.

Quando você liga, assumindo uma trava real sem sinais de entrada, os dois portões desejam uma saída alta. No entanto, devido ao fato de não haver dois portões exatamente iguais (e outros efeitos no mundo real), um "vencerá" a corrida para aumentar sua produção primeiro e definir as demais para baixa. O mesmo portão pode não vencer todas as vezes, então você não pode prever o estado na inicialização.

Este diagrama (do segundo link abaixo) ajuda a visualizar coisas:

Condição metaestável

Para ler mais sobre isso e metaestabilidade, consulte estes links:

Trava do Wikibooks SR
Travas e
FFs Wiki Metastability
Metastability document

— Oli Glaser
fonte

Eu acho que minha pergunta pode ter sido mal interpretada. Não estou falando de R ou S, estou falando da linha de entrada ao lado. Como a porta OR R está conectada, a linha logo abaixo dela ... a entrada também depende da saída da porta OR S .. se for o primeiro sinal, qual é a segunda linha (abaixo da R) considerada? ou talvez eu

Sim, eu entendi - estou me referindo às saídas / segundo entrada de cada porta também. Se você imaginar que eles não estavam conectados, ao ligar os dois portões, a saída será alta (assumindo que R e S estejam baixos). No entanto, se estiverem conectados, as duas saídas que estiverem altas ao mesmo tempo não serão possíveis. Portanto, é preciso "chegar lá primeiro", mas não sabemos qual será; portanto, consideramos o estado da trava (ou seja, qualquer uma dessas outras entradas) indefinida na inicialização.

— Oli Glaser

@ Sauron - adicionei alguns links que podem valer a pena ser lidos.

— Oli Glaser

As linhas próximas às entradas são as saídas através de um caminho de feedback. Se você não pode garantir o estado da saída, também não pode garantir.

— 21413 Scott Seidman

Ok Pergunta rápida então ..... Um sinal ainda pode passar por um portão OU sem o outro conectado. (Como a voltagem ainda poderia atravessar a linha R se a abaixo de R ainda não havia sido alcançada?) E você disse que a saída automática seria alta, assumindo que S e R estão baixos) Por que isso?

É o que acontece com dispositivos de memória, como chinelos - você precisa inicializá-los. Você não pode assumir nada sobre o estado de inicialização. Se for importante para a funcionalidade do seu circuito, sua rotina de alimentação deve afirmar uma das entradas para garantir um estado conhecido.

— Scott Seidman
fonte