Traduzindo para níveis lógicos "subterrâneos"


8

Eu tenho um chip de switch RF controlado por um sinal lógico com níveis de 0 V e -3 V. Quero controlar isso de um CPLD que está produzindo níveis normais de +3,3 V CMOS.

A área da placa é muito importante nesse design, porque estou tentando inserir isso em um design existente.

O consumo de energia de alguns mA ou o tempo de comutação desde 100 nós não seria um problema para este circuito. A entrada de controle do chip de RF fornece apenas cerca de 10 uA de carga. Os níveis lógicos aceitáveis ​​estão dentro de +/- 0,5 V dos valores nominais. Eu posso lidar com uma solução inversora ou não inversora. Eu tenho suprimentos de +3,3 e -3,3 V disponíveis.

Eu tenho uma solução "muito boa" para o problema de tradução de nível, mas gostaria de saber se há uma "melhor" solução canônica para esse problema.

Editar

Para esclarecer os requisitos de saída, a lógica de saída alta precisa estar entre -0,4 e +0,6 V. A lógica de saída baixa precisa estar entre -3,5 e -2,5 V.


1ª mordida muito travessa: zener 3V3 de Vout_CPLD para Vin_RF. Resistor de Vin_RF a -3V. Talvez 2V7 zener ou 3V0. Brinque um pouco.
Russell McMahon

Eu mostrei a minha, então qual é a sua solução "muito boa"?
precisa

@OlinLathrop, estupidamente complicado em comparação com o seu. Vou mostrá-lo depois de 24 horas.
The Photon

@OlinLathrop, publicado agora.
O Photon

Respostas:


11

Isso deve ser bom, pois você só precisa de 100 µs de resposta. Com impedância de saída de 10 kΩ, a carga de 10 µA causará apenas 100 mV de deslocamento, o que está dentro das especificações.

Observe que isso se inverte, portanto a polaridade de saída do CPLD precisa ser ajustada de acordo.

Adicionado:

Acabei de notar que talvez você queira apenas uma saída de 0 a -3,3V, e não de +3,3 a -3,3 V. Você menciona 0 a -3,3 primeiro, mas depois fala sobre ± 500 mV como aceitável, então estou um pouco confuso. De qualquer forma, aqui está a versão de saída de 0 a -3,3 V. Este não inverte.


Desculpe isso não estava claro. A lógica de saída de alta realmente precisa ser -0.4 para +0.6 V. A saída necessidades lógico baixo para ser -3.5 a -2.5 V.
O Photon

@ TheP: O circuito inferior atende bem a essas especificações. O nível alto estará em torno de +300 mV e o nível baixo não mais de 100 mV acima da fonte negativa.
precisa

Se a sua lógica alta não pudesse ser maior que 0,0V máx (de -0,4V a 0,0V usando o exemplo dele), você poderia apenas aumentar o valor do resistor do emissor e funcionaria?
Scuba

Pensei mais sobre isso e percebi que meu comentário anterior estava errado. Usar algo semelhante ao que o Photon postou abaixo seria mais apropriado.
Scuba

3

Ok, como prometido, aqui está o meu:

esquemático

simular este circuito - esquemático criado usando o CircuitLab

Como mencionei nos comentários, é excessivamente complicado, comparado ao de Olin. A única vantagem disso é que a tensão de saída não fica acima do solo no estado alto, o que nem é necessário para o meu circuito (mas pode ser útil em outra situação).

O que o faz funcionar é o uso de um par complementar com resistores de polarização integrados, como o MUN5311DW1 . Isso coloca R1, R2, R3, R6 e ambos os BJTs em um único pacote SC-70 (2 x 2 mm), com preço abaixo de US $ 0,05 em volume (para o ruído para meus propósitos). Sob o número de peça NSBC114EPDP6T5G, o chip pode ser adquirido em um SOT-963 de 1 x 1 mm.

Acho que esse circuito realmente se encaixa em uma área um pouco menor que a de Olin, devido à redução de discretos externos. A menos que eu encontre um BJT com resistor de emissor integrado.

A ideia de Russell de usar apenas um zener e um resistor provavelmente ganha o prêmio de pegada, mas, infelizmente, não tenho tempo para "brincar um pouco" para encontrar o valor zener correto nesse projeto em particular.

Ao utilizar nosso site, você reconhece que leu e compreendeu nossa Política de Cookies e nossa Política de Privacidade.
Licensed under cc by-sa 3.0 with attribution required.