Eu tenho um LDO negativo (-5V de -5,5V a -10V) que requer um capacitor de tântalo ou alumínio. Eu estou querendo saber por que ele não pode usar um capacitor de cerâmica? Existe alguma razão específica para isso?
Regulator é um TC59 ( datasheet ).
(Correção: o regulador que eu dei originalmente era estável com a cerâmica, este não é.)
Respostas:
a cerâmica deve funcionar desde que você atenda aos requisitos da folha de dados: 0.1ohm <esr <5ohm e srf> 1mhz.
Provavelmente é mais fácil encontrar essas propriedades em uma tampa de tântalo, especialmente em 2002, quando essa folha de dados foi lançada.
EDIT: Mais algumas informações sobre a estabilidade do LDO e por que o ESR tem que cair em um intervalo específico.
Um LDO genérico funciona comparando a tensão de saída com uma referência de tensão interna com um amplificador de erro e acionando um transistor PNP para corrigir esse erro.
O problema surge quando você olha para a mudança de fase e o ganho de loop desse caminho de feedback. O amplificador de erro e a carga sendo acionada contribuem com pólos para a resposta de frequência do loop de feedback. Esses polos atuam como um filtro passa-baixo, resultando em um ganho do circuito diminuindo à medida que a frequência aumenta. Como sabemos, um polo também introduz uma mudança de fase negativa. Se essa mudança de fase atingir -180 graus, o loop de feedback se tornará instável e o LDO oscilará.
O que isto significa é que, toda vez que o amplificador de erro tenta compensar um erro, o resultado de sua correção fica 180deg fora de fase ou invertido; consequentemente, o amplificador de erro é basicamente acionado para um loop e começa a fazer a correção oposta. fazendo, resultando em instabilidade selvagem.
Para evitar essa situação, precisamos impedir que a mudança de fase no loop de feedback chegue a -180deg, na verdade, só precisamos evitar que ele atinja -180deg na região em que o LDO pode gerar ganho> 1 como resposta amortecida do sistema além deste ponto evitará oscilação. Essa frequência é definida pelo ponto de ganho de unidade do transistor de passagem PNP.
A maneira como evitamos essa mudança de fase é usando um capacitor com ESR em uma determinada região. A capacitância mudará o polo criado pela carga, mas o mais importante é que a ESR contribuirá com uma frequência zero mais alta. Basicamente, você adicionou um filtro passa-alto ao loop de feedback. A mudança de fase introduzida pelo ESR funcionará para neutralizar a mudança de fase introduzida em frequências mais baixas pelos pólos do amplificador de erro e da carga.
A razão pela qual o ESR deve estar em uma faixa específica é que, se for muito baixo, o zero contribuído para a resposta de frequência estará localizado em uma frequência muito alta, acima do ponto de ganho de unidade do transistor de passagem. Como resultado, não é eficaz para garantir que a mudança de fase do loop de feedback não atinja -180deg antes da frequência de ganho da unidade.
Se a ESR for muito alta, o zero será muito baixo em frequência. Existe outro polo na resposta de frequência criada pelos parasitas do transistor de passagem; se o zero do capacitor ESR for muito baixo em frequência, esse polo será atingido enquanto ainda tivermos ganho> 1, isso cancelará o efeito de o ESR zero e provavelmente alcançaremos a mudança de fase de -180deg antes de atingirmos o ganho de unidade.
Tudo isso dito, esses problemas são indicativos de projetos mais antigos de LDO. Muitos / a maioria / todos os novos designs incluem compensação interna adicional no loop de realimentação que desacopla a estabilidade do LDO da especificação ESR dos capacitores de saída.
Capacitores de cerâmica com essas propriedades devem estar OK.