Respostas:
Eu olhei para ASIC há um tempo atrás e aqui está o que eu encontrei:
Todo mundo tem definições diferentes para a palavra "ASIC". Existem (aproximadamente) três categorias: Conversões FPGA, ASIC "normal" e "costume completo". Como esperado, estes estão em ordem de aumento de preço e aumento de desempenho.
Antes de descrever o que são, deixe-me dizer como um chip é fabricado ... Um chip possui de 4 a 12 ou mais "camadas". As 3 ou 4 camadas inferiores contêm os transistores e alguma interconectividade básica. As camadas superiores são quase inteiramente usadas para conectar as coisas. As "máscaras" são como as transparências usadas na gravação de fotos de uma PCB, mas há uma máscara por camada de CI.
Quando se trata de fazer um ASIC, o custo das máscaras é enorme . Não é incomum para um conjunto de máscaras (8 camadas, 35 a 50 nm) executar US $ 1 milhão! Portanto, não é uma grande surpresa saber que a maioria dos fornecedores ASIC "mais baratos" se esforça muito para manter baixos os custos das máscaras.
Conversões FPGA: Existem empresas especializadas em conversões FPGA para ASIC. O que eles fazem é ter uma "base" padrão ou fixa que é personalizada. Essencialmente, as primeiras 4 ou 5 camadas do chip são iguais para todos os clientes. Ele contém alguma lógica semelhante aos FPGAs comuns. Sua versão "personalizada" terá algumas camadas adicionais para roteamento. Essencialmente, você está usando a lógica deles, mas conectando-a de uma maneira que funcione para você. O desempenho desses chips é talvez 30% mais rápido que o FPGA com o qual você começou. De volta ao "dia", isso também seria chamado de "mar de portas" ou chip "gate array".
Prós: NRE baixo (US $ 35 mil é o mais baixo). Quantidades mínimas baixas (10.000 unidades / ano).
Contras: altos custos por chip - talvez 50% do custo de um FPGA. Baixo desempenho, em relação às outras soluções.
ASIC "Normal": nesta solução, você está projetando coisas até o nível do portão. Você pega seu VHDL / Verilog e o compila. O design dos portões individuais é retirado de uma biblioteca de portões e dispositivos que foi aprovada pelo fabricante do chip (para que eles saibam que funciona com o processo). Você paga por todas as máscaras, etc.
Prós: Isso é o que a maioria das fichas do mundo são. O desempenho pode ser muito bom. Os custos por chip são baixos.
Contras: A NRE para isso começa em US $ 0,5 milhão e sobe rapidamente a partir daí. A verificação do projeto é super importante, uma vez que uma simples bagunça vai custar muito dinheiro. NRE + quantidade mínima de pedido geralmente é de cerca de US $ 1 milhão.
Personalização total: é semelhante a um ASIC normal, exceto que você tem a flexibilidade de projetar até o nível do transistor (ou abaixo). Se você precisa criar um design analógico, uma potência super baixa, um desempenho super alto ou qualquer coisa que não possa ser feita em um ASIC normal, então é isso que você precisa.
Prós: Isso requer um conjunto muito especializado de talentos para funcionar corretamente. O desempenho é ótimo.
Contras: O mesmo golpe do ASIC normal, mas mais ainda. As chances de estragar alguma coisa são muito maiores.
Como você faz isso realmente depende de quanto do trabalho você deseja assumir. Pode ser tão "simples" quanto entregar os arquivos de design a uma empresa como TSMC ou UMC e eles devolvem as bolachas nuas. Então você deve testá-los, separá-los, empacotá-los, provavelmente testar novamente e finalmente rotulá-los. Claro que existem outras empresas que farão a maior parte desse trabalho para você, então tudo o que você recebe são os chips testados prontos para serem colocados em um PCB.
Se você chegou a esse ponto e ainda parece que um ASIC é o que você quer fazer, o próximo passo seria começar a pesquisar no Google para empresas e conversar com elas. Todas essas empresas são um pouco diferentes, por isso faz sentido conversar com o maior número possível de pessoas. Eles também devem poder dizer qual é o próximo passo além de conversar com eles.
Existem duas maneiras principais de criar um ASIC se você estiver analisando processos de terceiros, como IBM, ONsemi, STMicro etc. A primeira é trabalhar diretamente com a fundição (fabricante) e a segunda é trabalhar com um grupo que processa pedidos menores.
Trabalhando diretamente com o fabricante, você normalmente compra uma execução de produção para um chip específico. Isso fornecerá várias bolachas com várias cópias de um retículo. Um retículo normalmente fica em torno de 15 a 20 mm 2 . Você seria capaz de colocar o que quiser naquele espaço e depois dividiria a bolacha nos desenhos individuais. Se você estivesse executando uma produção de um único chip, seu design seria lado a lado aqui. Não sei os preços para isso, mas provavelmente seria algo como: , onde as máscaras são uma parte dominante do seu custo. Eu estimaria que, para os processos mais recentes de 40 nm, os custos começam em torno de US $ 2 milhões.
Se você não procura grandes volumes ou deseja criar um protótipo de design, existem empresas que compram uma corrida de uma fundição para uma ou duas bolachas e depois vendem espaço no retículo. Existem duas grandes empresas: MOSIS e CMP . Eles planejam comprar apenas uma ou duas bolachas e um conjunto de máscaras, para que seus custos de produção sejam basicamente fixos. Seus preços geralmente são baseados no tamanho do seu design em mm 2 . O MOSIS não publica suas taxas, mas a taxa mais barata da CMP em um processo de 0,35 mícrons por 650 Euros / mm 2 . Um design não trivial provavelmente custará US $ 3000 ou mais por 40 chips. Quanto mais fino o tamanho do recurso, mais caro é fazer as máscaras.
Outro item a considerar é que o software de design necessário para projetar e verificar os ICs NÃO é barato, a menos que você esteja fazendo isso em um ambiente universitário.
Embora seja verdade que a criação de um chip seja muito cara, a TSMC e outras fábricas fornecem "serviços de transporte" que colocam muitos dispositivos de muitas pessoas no molde e reduzem o preço significativamente. Eu até ouvi uma empresa recebendo algumas amostras de seus dispositivos por US $ 1500, o que é extremamente baixo quando você considera as alternativas. Antes de qualquer coisa, é melhor implementar o máximo possível em um FPGA para garantir que a lógica esteja correta, etc.
Dê uma olhada aqui: http://www.tsmc.com/english/dedicatedFoundry/services/cyberShuttle.htm
Só queria adicionar isso em:
http://cmp.imag.fr/products/ic/?p=prices <- CMP O preço por mm ^ 2 da lista de preços atual é para 25 matrizes simples, exceto MEMSCAP e TriQuint.
Você pode obter um CMOS C35B4C3 de 0,35u (350nm), por apenas 650 Euros / mm2 (3), embora os preços de remessa sejam bastante altos (até 100 euros) e você precise pagar mais se desejar que eles o empacotem por você.
No outro extremo da balança, é possível obter 28nm CMOS CMOS28LP por apenas 15000 Euro / mm2 (1) se você estiver fazendo menos de 3 mm ^ 2.
Agora, até o final de 2018, uma empresa está trabalhando na plataforma " Itsy-Chipsy " (assumindo uma coleção de ferramentas de software mais serviços fabulosos) para produzir dois chips protótipos por cerca de US $ 400 em um tamanho de 350x350um que pode acomodar 14000 portões . Se o tamanho da área for dividido ainda mais por 4, até 170x170um, o custo será de aproximadamente US $ 100 .
O preço de US $ 100 é baseado no preço de um chip de 2x2mm da MOSIS, dividido por 16 e depois por 4. Os comentários na página hackaday acima têm mais informações, mas nem todos os detalhes foram descobertos ainda. Eles visitaram as fábricas e alegaram iniciar uma campanha de financiamento público este ano. Isso implica: com o MOSIS para um chip de tamanho 2x2mm, custa US $ 5.000 para obter 40 chips.
Uma coisa boa é que ele usará todas as ferramentas de código aberto, de ngspice.sourceforge.net, opencircuitdesign.com qflow and magic e clifford.at yosys. Embora não haja idéia de como essas ferramentas podem ser usadas com as bibliotecas e o que é preciso. Será interessante ver como isso funcionará.
Analisando a lista de preços CMP MPW do set-18 em um arquivo pdf : em um processo .35um CMOS C35B4C3, por mm ^ 2, o preço é 650 euros e a área mínima cobrada é 3,43mm ^ 2. Isso é cerca de 2230 euros, por 25 matrizes nuas . Este número é mais uma realidade a partir de hoje.
Um deck de slides no nmi.org.uk, de 2016, indica um exemplo de MPW em .18um custa US $ 25.000 por 40 matrizes em uma área mínima de 25 mm ^ 2 na primeira bolacha. Cada 40 dados adicionais custam US $ 2000.
A apresentação mostra também os custos de máscara dedicada: Para o mesmo exemplo, o primeiro lote de 14 bolachas custa 134.000 dólares para matrizes 14x2945. E cada bolacha adicional de 2945 matrizes custa US $ 1000. O custo adicional por dado é de US $ 0,34. Esse valor de US $ 134.000 corresponde bem ao número de US $ 100.000 de outras poucas respostas mencionadas.
Um tópico de 2013 no bitcoin.org intitulado "por que o custo de desenvolvimento asic> 1M" compartilhou alguns números: [1] um receptor de ondas longas envolveu 10 engenheiros por um ano por US $ 500 mil, duas gravações de engenharia com US $ 250 mil, e US $ 250 mil por chips de 10 mil + hardware de verificação e validação. [2] O chip de mineração avalon bitcoin provavelmente custou cerca de US $ 400k no total, calculado com base no volume de pré-encomenda. [3] Alguns outros números comuns para mineração de bitcoin são: ~ 150k USD por 130nm, 200-300k USD por 110nm e ~ 500k USD por 65nm, a partir de 2013. Embora esses chips provavelmente tenham uma complexidade menor.
Deixe-me ser o primeiro a afirmar que ASICs personalizados não são para os fracos de coração. As peças do catálogo são ruins o suficiente. Para referência, uma única máscara no TSMC por volta de 2010 para um processo de BiCmos de 0,18um era de cerca de US $ 25k.
Estudo de caso: trabalhei em um chip regulador de buck semi personalizado para um cliente. Minha empresa é fabricante de semicondutores da Fortune 100.
Cobramos algo como $ 200k NRE, com a expectativa de enviar pelo menos $ 2 milhões. O cliente definiu o custo máximo do dispositivo para um determinado preço, sobre o qual eles usariam apenas outra solução. Além disso, após um pequeno período de tempo, o dispositivo não seria exclusivo para esse cliente.
Nós pensamos que seria um slam dunk, apenas copie e cole o lado do IP existente e modifique o design para se adequar. Infelizmente, houve problemas na fabricação, montagem, qualificação, teste, caracterização, design e aplicativo que exigiram uma nova revisão do dispositivo.
Nós acertamos na segunda rodada, mas nosso cliente nunca havia feito um ASIC personalizado antes, não tinha ótimas especificações e não sabia realmente no que estava se metendo. Basicamente, fizemos toda a integração do sistema porque eles não conseguiram construir um PCB para salvar suas vidas (calor, seleção de pacotes, emi ....)
Uma opção é fazer uma conversão FPGA. Altera e Xilinx tem isso. Eu iria com Altera. Os preços estão nos US $ 100,00.
Você olhou para isso? http://www.europractice-ic.com/ Eles têm uma lista de preços completa: http://www.europractice-ic.com/prototyping_minisic.php
Eles também oferecem serviços adicionais e fornecem licenças de software conforme a necessidade.
edit: removi o link para o arquivo pdf e adicionei o link à página onde estão todos os preços.
Você já pensou em usar um FPGA? Com um FPGA, você pode reorganizar os componentes de hardware em um chip sem a despesa de criar seu próprio chip. Se você estiver em uma universidade, é possível que eles tenham sua própria pequena FAB. A universidade que eu fui fazer. Se eles não o fizerem, talvez você possa conversar com alguém de uma universidade que possui uma FAB e ver se você conseguiria que eles fizessem seu chip, as taxas provavelmente seriam menores que as de uma fundição.