Um fator ainda não mencionado é a metaestabilidade. Se um circuito de trava for atingido com uma sequência de entradas / transições, de modo que o estado resultante dependa de atrasos de propagação ou outros fatores imprevisíveis, não há garantia de que o estado resultante seja limpo "alto" ou "baixo". Considere, por exemplo, um flip-flop acionado por uma borda que está atualmente emitindo um "baixo" e cuja entrada é alterada de baixa para alta quase ao mesmo tempo em que a borda do relógio chega. Se a borda do relógio ocorrer o tempo suficiente antes da alteração da entrada, a saída simplesmente ficará baixa até a próxima borda do relógio. Se a borda do relógio ocorrer o tempo suficiente após a alteração da entrada, a saída mudará rapidamente uma vez de baixa para alta e permanecerá até a próxima borda do relógio. Se nenhuma dessas condições se aplicar,. Pode permanecer baixo ou alternar rapidamente uma vez e permanecer alto, mas pode permanecer baixo por algum tempo e depois alternar ou alternar e, depois de algum tempo, voltar ou alternar algumas vezes, etc.
Se um projeto é totalmente síncrono e todas as entradas são sincronizadas duas vezes, é muito improvável que um pulso de tempo atinja a primeira trava de um sincronizador de forma a fazer com que ele alterne no momento perfeito para confundir o segundo robusto. Em geral, é seguro considerar coisas como "simplesmente não acontecerá". Em um design assíncrono, no entanto, muitas vezes é muito mais difícil argumentar sobre essas coisas. Se uma restrição de tempo em um circuito de trava (não apenas chinelos, mas qualquer combinação de lógica que funcionaria como trava) for violada, não há como dizer o que a saída fará até a próxima vez que houver uma condição de entrada válida que force a trava para um estado conhecido. É perfeitamente possível que saídas atrasadas causem violações das restrições de tempo das entradas a jusante, levando a situações inesperadas,
A maneira mais segura de modelar um circuito assíncrono seria fazer com que quase todos os circuitos de saída produzam uma saída "X" por um tempo sempre que alternar entre "0" e "1". Infelizmente, essa abordagem geralmente resulta em quase todos os nós exibindo "X", mesmo em casos que, na realidade, quase certamente resultariam em comportamento estável. Se um sistema puder funcionar quando simulado, com todas as saídas se tornarem "X" imediatamente após uma entrada mudar, e permanecer "X" até que as entradas estejam estáveis, é um bom sinal de que o circuito funcionará, mas fazendo com que os circuitos assíncronos funcionem sob essas restrições. é frequentemente difícil.