Esta é uma especificação BS (supondo que você esteja falando de limites de derivação para um IC digital moderno). "O mais próximo possível" é simplesmente um disparate. Quem define "possível"?
Todos nós devemos protestar quando vemos coisas assim em uma folha de dados.
O que precisamos ver são os requisitos reais. Como impedância máxima de DC para uma frequência máxima - ou algo assim (escrevi sobre isso aqui ).
Supondo que você esteja usando dois planos de energia sólida intimamente acoplados (que, de longe, é a maneira mais fácil de fazer uma distribuição decente de energia em uma PCB para peças digitais modernas), a distância não importa realmente no caso típico.
Surpreso? Esta é realmente uma notícia antiga. Bem documentado há 20 anos ou mais.
Olhe para o par de plano de potência estreitamente acoplado como uma linha de transmissão muito ampla (impedância muito baixa). Lembre-se de que um capacitor discreto tem uma frequência de ressonância em torno de 100 MHz ou menos.
Se você se lembrar da fórmula para passar da largura de banda para o tempo de subida: BW = 0,35 / t_r, é óbvio que um capacitor discreto terá um "tempo de subida" da ordem de 3,5ns ou mais. Isso corresponde a mais de 50 cm em uma placa. A maioria das placas é desse tamanho ou menor, então praticamente qualquer lugar na placa ficará bem.
A indutância dos planos é praticamente zero em comparação com a indutância do capacitor e sua montagem.
A resistência de um plano sólido de Cu também é muito baixa, mas algo que você deve considerar não apenas para derivação, mas também em CC, se você usar peças de voltagem muito baixa (1,2V como exemplo) com consumo de energia muito alto (10A como exemplo).
Sinta-se à vontade para detalhar sua pergunta, se não achar que cobri a resposta que estava procurando. Eu posso falar sobre isso por horas. Mas a linha inferior é:
A distância NÃO importa no caso típico.