As razões são puramente técnicas.
Nos chips SX127x, o cabeçalho PHY no modo de cabeçalho explícito sempre tem 28 bits e deve caber nos 8 primeiros símbolos codificados na redundância CR 4/8. No SF7, 8 símbolos no CR 4/8 codificam exatamente 28 bits. No SF6, apenas 24 bits, isso não é suficiente. E se você não pode enviar um cabeçalho explícito, não pode enviar um quadro de tamanho variável, portanto, nenhum quadro SF6 LoRaWAN. Os chips SX126x obtêm seu novo mecanismo de enquadramento do SX128x, mas precisam permanecer compatíveis com as bases estabelecidas SX127x e SX130x, para que também não haja SF6 LoRaWAN.
O SF13 é possível, mas você teria que dobrar o tamanho da unidade FFT e os buffers no chip, aumentando o preço, para um retorno menor. Foi considerado não vale a pena.