Perguntas com a marcação «cpu-architecture»

Começando com o Pentium Pro (microarquitetura P6), a Intel redesenhou seus microprocessadores e usou o núcleo RISC interno de acordo com as antigas instruções CISC. Desde o Pentium Pro, todas as instruções CISC são divididas em partes menores (uops) e depois executadas pelo núcleo RISC. No início, ficou claro para …

90 x86  intel  cpu-architecture 

Estou executando algumas experiências para obter tempos de execução altamente consistentes para um pedaço de código. Atualmente, o código que eu estou cronometrando é uma carga de trabalho arbitrária e vinculada à CPU: int cpu_workload_external_O3(){ int x = 0; for(int ind = 0; ind < 12349560; ind++){ x = ((x …

9 performance  assembly  arm  cpu-architecture  performancecounter 

Estou tentando obter uma descrição precisa da hierarquia de cache de dados da CPU atual no Linux: não apenas o tamanho dos caches de dados individuais L1 / L2 / L3 (e possivelmente L4), mas também a maneira como eles são divididos ou compartilhados núcleos. Por exemplo, na minha CPU …

9 c++  c  linux  cpu-architecture  cpu-cache 

Bem no guia intrínseco Intel , afirma-se que a instrução chamada "sqrtsd" possui uma latência de 18 ciclos. Eu testei com meu próprio programa e está correto se, por exemplo, usarmos 0,15 como entrada. Mas quando usamos o número 256 (ou qualquer 2 ^ x), a latência é apenas 13. …

9 c  performance  assembly  intel  cpu-architecture