Perguntas com a marcação «x86-64»

Em um livro, li o seguinte: Os processadores de 32 bits têm 2 ^ 32 endereços possíveis, enquanto os processadores atuais de 64 bits têm um espaço de endereço de 48 bits Minha expectativa era que, se for um processador de 64 bits, o espaço de endereço também deveria ser …

97 x86-64  cpu-architecture  virtual-memory  processor-architecture 

Como você pode listar todas as funções em um programa com GDB?

95 c  linux  gcc  gdb  x86-64 

O que isso rep; nopsignifica? É o mesmo que pauseinstrução? É o mesmo que rep nop(sem o ponto e vírgula)? Qual é a diferença para a nopinstrução simples ? Ele se comporta de maneira diferente nos processadores AMD e Intel? (bônus) Onde está a documentação oficial para essas instruções? Motivação …

86 assembly  x86  x86-64  cpu  machine-code 

Eu estava estudando reentrada em programação. Neste site da IBM (muito bom). Eu fundei um código, copiado abaixo. É o primeiro código que chega ao site. O código tenta mostrar os problemas que envolvem o acesso compartilhado à variável em um desenvolvimento não linear de um programa de texto (assincronicidade), …

11 c  gcc  signals  x86-64  data-race 

Considere este código C: void foo(void); long bar(long x) { foo(); return x; } Ao compilá-lo no GCC 9.3 com -O3ou -Os, recebo o seguinte: bar: push r12 mov r12, rdi call foo mov rax, r12 pop r12 ret A saída do clang é idêntica, exceto pela escolha em rbxvez …

10 c  gcc  assembly  clang  x86-64 

Estou lutando com a Seção 5.1.2.4 da Norma C11, em particular a semântica de Liberação / Aquisição. Observo que https://preshing.com/20120913/acquire-and-release-semantics/ (entre outros) afirma que: ... A semântica de liberação impede a reordenação de memória da liberação de gravação com qualquer operação de leitura ou gravação que a preceda na ordem …

10 c  x86-64  memory-barriers  memory-model  stdatomic 

Estou no Whiskey Lake i7-8565U e estou analisando os contadores de perf e o tempo para copiar 512 KiB de dados (duas vezes mais que o tamanho do cache L2) e enfrentei alguns mal-entendidos sobre o trabalho do pré-buscador L2 HW. No manual Intel Vol.4 MSR, há MSR que 0x1A4o …

10 c  performance  assembly  x86-64  avx