Por que a RAM precisa ser instalada em pares?


Respostas:


21

A memória não precisa ser instalada em pares, mas é recomendada em praticamente qualquer placa-mãe moderna, pois é isso que habilita o modo Dual Channel, que pode (em algumas circunstâncias) aumentar drasticamente o desempenho.

Além disso, algumas placas-mãe topo de linha suportam memória de canal triplo e canal quádruplo, o que significa que, para obter melhores resultados, você instalará a memória três ou quatro módulos por vez.


25

Assim como os arranjos modernos de canal duplo e triplo, a memória (e em alguns sistemas ainda o faz) precisa ser instalada em pares ou mesmo grupos de quatro. Por exemplo, nas placas-mãe projetadas para os processadores 286 e 386SX, os SIMMs de 8 bits (na verdade geralmente 9 bits, com um bit de paridade extra para detecção de erros) foram instalados em pares para corresponder ao banco de dados de 16 bits da CPU. Isso significava que o processador poderia solicitar e obter seu barramento de dados completo preenchido uma solicitação em vez de duas. Da mesma forma, um 386DX ou 486 com seus barramentos de dados de 32 bits precisaria de 4 módulos de 8 ou 9 bits de largura (embora apenas um módulo de 32/36 bits).

Aqueles com idade suficiente (ou seja, eu) lembrarão SIMMs de 30 pinos (módulos de 8 e 9 bits) e SIMMs de 72 pinos (módulos de 32/36 bits).

Quando surgiram as CPUs Intel de "classe Pentium", a maioria delas com um barramento de dados de 64 bits para melhorar a rapidez com que os dados podiam ser movidos para o cache interno (apesar de serem processos de 32 bits em seu núcleo e, portanto, na maioria das vezes, apenas processamento nativo dados em pedaços de 32 bits ou menos), novamente começamos a duplicar SIMMs de 72 pinos (32 ou 36 bits) para manter o barramento externo alimentado.

Os DIMMs apresentam um caminho de dados de 64 bits, portanto, não precisam ser dobrados para processadores com um barramento de dados de 64 bits por esses motivos. Os processadores cresceram em velocidade muito mais do que a memória nas últimas décadas. Antes, os controladores de memória precisavam instituir estados de espera na RAM para que os processadores não perdessem as mensagens que eram muito rápidas, mas atualmente as CPUs podem comer dados muito mais rapidamente do que a RAM pode distribuir (daí a necessidade de muita memória cache mais rápida, mas mais cara, na própria CPU). É aqui que entram as opções de controlador de memória de canal duplo e triplo - sob as condições corretas, eles podem solicitar dados de dois ou mais módulos ao mesmo tempo para tentar acompanhar as demandas dos processadores. Em condições "ideais" (a movimentação da CPU através da RAM sequencialmente,

Um aparte relacionado: o que faz de um processador um processador de bits "x" é como ele lida internamente com dados, não como ele se comunica com os componentes externos. Portanto, o 386SX (com seu barramento de dados de 16 bits, barramento de endereços de 24 bits e internos de 32 bits) e o Pentium (barramento de dados de 64 bits, barramento de endereços de 32 bits e principalmente internos de 32 bits) são considerados processadores de 32 bits.


Ótima resposta abrangente, +1 de mim.
John T

1
essa resposta também precisa de uma [nostalgia]tag. lembra 30pin? ainda tenho sacos com essas coisas no porão.
quack quixote

1
Não esqueça também os antigos chips de memória DIP (pacote em linha dupla). 9 peças fizeram 64KB no início dos anos 80.
SteveM82

1
Lembre-se de receber faixas DIP em seus dedos? As ventosas podem ser muito sanguinários, pequenos demônios sedentos. E então aquele período em que eles estavam experimentando SIPPs. De vez em quando, você recebe pinos de máquina que não soltam e quebram ou dobram os fios. Um trabalho delicado com agulhas nos pinos dobrados e cutucadas gentis poderia recuperá-lo, mas o céu proíbe que o chumbo se rompa em um soquete, de modo que você não possa puxá-lo.
Fiasco Labs
Ao utilizar nosso site, você reconhece que leu e compreendeu nossa Política de Cookies e nossa Política de Privacidade.
Licensed under cc by-sa 3.0 with attribution required.