Perguntas com a marcação «cpu-cache»

Em um processador multicore, o que acontece com o conteúdo do cache de um núcleo (por exemplo, L1) quando ocorre uma alternância de contexto nesse cache? O comportamento depende da arquitetura ou é um comportamento geral seguido por todos os fabricantes de chips?

50 computer-architecture  operating-systems  cpu-cache 

Um coletor de lixo geracional típico mantém os dados alocados recentemente em uma região de memória separada. Em programas típicos, muitos dados são de curta duração; portanto, coletar lixo jovem (um ciclo menor do GC) com frequência e coletar lixo antigo com pouca frequência é um bom compromisso entre a …

38 programming-languages  computer-architecture  cpu-cache  garbage-collection 

Supondo que as solicitações de cache l1 e l2 resultem em uma falha, o processador trava até que a memória principal seja acessada? Ouvi falar da ideia de mudar para outro thread; se sim, o que é usado para ativar o thread parado?

26 computer-architecture  cpu-cache  cpu-pipelines 

Considere o seguinte programa de computador muito simples: for i = 1 to n: y[i] = x[p[i]] Aqui e y são n matrizes -element de bytes, e p é um n matriz -element de palavras. Aqui n é grande, por exemplo, n = 2 31 (para que apenas uma fração …

18 parallel-computing  cpu-cache  memory-hardware 

Especificamente: 1) Um cache mapeado diretamente com 4096 blocos / linhas em que cada bloco possui 8 palavras de 32 bits. Quantos bits são necessários para os campos de tag e índice, assumindo um endereço de 32 bits? 2) Mesma pergunta que 1) mas para cache totalmente associativo ? Corrija-me …

18 computer-architecture  cpu-cache 

É verdade que a consistência sequencial é uma propriedade mais forte que a coerência do cache? De acordo com Daniel Sorin; Hill, Mark D; Wood, David A: Uma cartilha sobre consistência de memória e coerência de cache , Morgan & Claypool, 2011 a consistência sequencial pode ser descrita como (não …

16 computer-architecture  cpu-cache  shared-memory 

Estou tentando estudar para um exame e percebi que estou confuso sobre como o TLB e o cache de dados funcionam. Entendo que o TLB é essencialmente um cache dos endereços físicos usados ​​mais recentemente. No entanto, eu estava olhando para um diagrama no meu livro (mostrado abaixo) e não …

15 computer-architecture  cpu-cache  virtual-memory 

Suponha que nós estamos dando dois números e e que queremos encontrar para l \ le i, \, j \ le r .lllrrr l ≤ i ,max(i⊕j)max(i⊕j)\max{(i\oplus j)}l≤i,j≤rl≤i,j≤rl\le i,\,j\le r O algoritmo ingênuo simplesmente verifica todos os pares possíveis; por exemplo, em ruby, teríamos: def max_xor(l, r) max = 0 …

14 algorithms  algorithms  machine-learning  statistics  testing  terminology  asymptotics  landau-notation  reference-request  optimization  scheduling  complexity-theory  time-complexity  lower-bounds  communication-complexity  computational-geometry  computer-architecture  cpu-cache  cpu-pipelines  operating-systems  multi-tasking  algorithms  algorithm-analysis  education  correctness-proof  didactics  algorithms  data-structures  time-complexity  computational-geometry  algorithms  combinatorics  efficiency  partitions  complexity-theory  satisfiability  artificial-intelligence  operating-systems  performance  terminology  computer-architecture 

Algoritmos e estruturas de dados alheios ao cache são algo bastante novo, introduzido por Frigo et al. em algoritmos alheios a cache, 1999 . A tese de Prokop do mesmo ano também apresenta as idéias iniciais. O artigo de Frigo et al. apresentar alguns resultados experimentais mostrando o potencial da …

14 algorithms  data-structures  computer-architecture  reference-request  cpu-cache 

Os caches da CPU são usados ​​explorando a localidade temporal e espacial. Minha pergunta é quem é responsável por gerenciar esses caches? Este sistema operacional identifica um padrão de acesso específico e depois gerencia (ou seja, armazena os dados) o cache, usando chamadas de função de sistema operacional de baixo …

9 computer-architecture  cpu-cache 

Estou lendo o livro de sistemas operacionais da Galvin. Galvin explica, o que são modos de kernel e usuário, privilégios de instrução dados para ambos os modos e também sobre o modo bit. Mas estou interessado em saber como o modo muda de um para outro. Basicamente, quero resolver a …

8 computer-architecture  operating-systems  memory-management  cpu-cache  memory-access 

Basicamente, e como um método simples, podemos acessar o cache com o Endereço físico, que é do TLB. Mas, como outro método, podemos acessar o cache com o Endereço Virtual . Porém, nesse caso, se o cache não for totalmente liberado entre a alternância de contexto (outros dados do processo …

7 computer-architecture  cpu-cache 

Estou com problemas para comparar esses dois modelos de consistência de memória. Essencialmente, para consistência sequencial, penso em código real como este: int x, y; void ThreadA() { x = 20; //Write int a = y; //Read } void ThreadB() { y = 20; int b = x; } Em …

7 concurrency  cpu-cache  threads  shared-memory