Respondendo à outra metade da pergunta - aqui está um esboço de prova para um limite inferior de para a largura da árvore para alguma constante . O limite é independente do tamanho ou de qualquer outro aspecto do circuito. No resto do argumento é o circuito, é o treewidth de e é o número de portas de entrada.c C t C nc⋅logncCtCn
O primeiro passo é usar o lema do separador balanceado para gráficos de largura de árvore limitada . As portas (incluindo as portas de entrada) do circuito podem ser divididas em três partes , e , de modo que e e contêm pelo menosportas de entrada, e não existem arcos (fios) entre e .R S | S | ≤ t + 1LRS|S|≤t+1R n / 3 - | S | L RLRn/3−|S|LR
No restante da prova, a única propriedade do circuito que usaremos é esse particionamento - portanto, a prova fornece um limite mais baixo do tamanho de um separador balanceado como acima.S
Tendo em mãos, construímos um circuito partir de seguinte maneira: para cada porta em faça mais duas portas e e faça e alimentarem . Para todos os fios que levam a de faça-os entrar em . Para todos os fios que levam a de faça-os entrar em . Seja
C ′ C g S g L g R g L g R g g L g L g R g R S ′ = { g , g L , g R : g ∈ S } .(L,S,R)C′CgSgLgRgLgRggLgLgRgR
S′={g,gL,gR:g∈S}.
Para cada uma das atribuições a faça um circuito que emita 1 se (a) a atribuição às portas de entrada tornar saída verdadeira e (b) a atribuição às portas de entrada definir todos os portões de como adivinhado. Chame esses circuitos , , para . Observe que o circuito naturalmente se divide em dois subcircuitos e modo que depende apenas das portas de entrada de , depende apenas das portas de entrada deS ′ C ′ S ′ C 1 C 2 C 3 … C x x ≤ 8 t C i C L i C R i C L i L ∪ S ′ C R i R ∪ S ′ C i = C L i ∧ C R Eu2|S′|S′C′S′C1C2C3…Cxx≤8tCiCLiCRiCLiL∪S′CRiR∪S′ , e para qualquer atribuição para as portas de entrada temos que .Ci=CLi∧CRi
Como todas as atribuições para os portões de entrada são consistentes com algumas estimativas do que acontece em , temos que . Assim, reescrevemos o circuito como um OR (da ventoinha ) de AND (da ventoinha ) onde o número da porta AND está sendo alimentado com a saída de e respectivamente.C ′ = C 1 ∨ C 2 ∨ C 3 … ∨ C x C 8 t 2 i C L i C R iS′C′=C1∨C2∨C3…∨CxC8t2iCLiCRi
Seja o conjunto dos portões AND mais altos. Primeiro provaremos que. Isso fornece um limite inferior simples para em . Vamos então provar um limite melhor.2 | Z | ≥ n / 3 - | S | log log n tZ2|Z|≥n/3−|S|loglognt
Suponha que, E assumir WLOG que contém menos portas de entrada que . Então e contêm pelo menosportões de entrada. Ao princípio o buraco pombo existem dois números diferentes e de tal modo que há duas designações diferentes para as portas de entrada de , que define portões a verdadeira, uma que conjuntos , de tal modo que os circuitos , produzem a mesma coisa. Mas existe uma atribuição para os portões de entrada em2|Z|<n/3−|S|LRLRn/3−|S|ijLijCL1CL2…CLxRde modo que MAJORITY produza FALSE se gates em estiverem configurados como true, e MAJORITY produz TRUE se gates em for configurada como true. Isso é uma contradição e, portanto, implicando que a largura da árvore é pelo menos .iLjL2|Z|≥n/3−|S|loglogn
Agora mostramos um limite melhor:. Suponha WLOG que contém menos portas de entrada que . Então L e R contêm pelo menosportões de entrada. Considere o "tudo falso" atribuição para . Seja o menor número de portas de entrada de que deve ser configurado como true, de modo que MAJ produz TRUE, considerando que todo está definido como false.|Z|≥n/3−|S|LRn/3−|S|LrRL
Desde a criação para todos falsos e exatamente portões de entrada de para a saída verdadeiras marcas MAIORIA tem de haver algum tal que saídas TRUE, WLOG isso é . Todas as atribuições para com menos de portas de entrada verdadeiras devem definir como false. Como definir porta de entrada de como verdadeira e portas de entrada de como verdadeira produz a saída MAJORITY , definir porta de como verdadeira deve fazer pelo menos umar R 1 i C L i C L 1 R r C R 1 1 L r - 1 R 1 1 L C L i i ≠ 1 i = 2 R r - 2LrR1iCLiCL1RrCR11Lr−1R11LCLi é verdadeiro para . wlog, podemos assumir . Então, todas as atribuições para que configuram no máximo portas de entrada como true devem definir como false, e assim por diante - podemos repetir esse argumento vezes. Mas isso significa que, fornecendo um limite inferior de para .i≠1i=2Rr−2 r | Z | ≥ r ≥ n / 3 - | S | c ⋅ log n tCR2r|Z|≥r≥n/3−|S|c⋅lognt
[Estou ciente de que este esboço fica um pouco ondulado em alguns lugares, pergunte se algo não está claro ...]