2
É possível criar um filtro IIR em um FPGA com clock na frequência de amostra?
Esta pergunta é sobre a implementação de um filtro IIR em um FPGA com fatias DSP, com critérios muito específicos. Digamos que você esteja criando um filtro sem toques para a frente e apenas um toque para trás, com esta equação: y[ n ] = y[ n - 1 ] …