Perguntas com a marcação «pll»

Loops bloqueados de fase (PLLs) e Loops bloqueados por atraso (DLL) são usados ​​em várias aplicações, mas ainda não há uma discussão destacada dos principais aspectos desses circuitos, como eles operam, em quais aplicativos podem ser usados, a comparação entre os dois circuitos e por que um deve ser usado …

25 pll  dll 

Eu tenho uma pergunta sobre PLL's. O objetivo do PLL é obter dois sinais com as mesmas frequências (pode haver uma mudança de fases, pelo que entendi). Então, neste caso, por que você usa um detector de fase para comparar fases, e NÃO apenas comparar frequências? obrigado

17 pll 

Li o artigo que o Google quer que o espectro sem fio dos EUA para Internet baseada em balão . Diz usar mais de 24 GHz espectro de frequência para comunicação. É possível gerar essa alta frequência usando cristais piezoelétricos? Ou eles estão usando um multiplicador de frequência PLL ? …

15 rf  communication  frequency  digital-communications  pll 

Recentemente, deparei com um processador STM com 2 osciladores no circuito - suponho que um para operação em alta velocidade e outro para baixo consumo de energia. Para algo como um processador de desktop em que a velocidade do relógio pode ser alterada para qualquer frequência desejada (dentro da razão) …

12 microcontroller  oscillator  clock  microprocessor  pll 

O que o pedido PLL representa? Quais são as desvantagens da ordem 1 e 2 da PLL comprada na ordem 3? Como escolher o tipo de pll para um aplicativo como o demodulador QPSK?

10 pll 

Sintetizadores de frequência, como o ADF411x da Analog, costumam ter pré-calibradores em seu PLL que se dividem por 16/17, 32/33 ou 64/65? Para que serve o valor 2 ^ N + 1?

9 pll  synthesizer 

Estou procurando implementar um bloqueio de fase em um FPGA sem usar nenhum componente externo (que não seja o ADC). Para simplificar, o bloqueio a um simples pulso binário é adequado. A frequência dos sinais é de ~ 0,1-1% do relógio. Não posso usar os PLLs de relógio a bordo …

9 fpga  dsp  pll 

Pretendo usar um IC que exija entrada de clock de 14,3MHz, mas quero direcioná-lo a partir de uma fonte estável de 10MHz - derivada do GPS. Como transformar o relógio de 10 MHz nos 14,3 MHz que o IC exige?

8 clock  pll 

Eu usei os FPGAs da Altera no ano passado e gostaria de saber como os PLLs internos funcionam. Principalmente, realmente existe algum tipo de circuito analógico interno para medir o deslocamento de fase entre o VCO e o sinal externo? Essas peças bonitas são tão confiáveis ​​em uma ampla faixa …

8 fpga  pll