Perguntas com a marcação «timing»

Na minha vida profissional, às vezes eu preciso criar diagramas de tempo para protocolos: UART , SPI , etc. No entanto, não consigo encontrar bons programas disponíveis. Quais programas podem ser recomendados para isso e qual é a experiência em usá-los?

33 communication  spi  uart  timing  drawing 

Estou tentando construir um computador homebrew Z80 para me divertir com a retrocomputação e me ensinar as bases do design eletrônico. Para prova de conceito, eu já montei um sistema básico em placas de ensaio com sucesso nas semanas anteriores. O protótipo atual é extremamente simples. Usei um cristal de …

15 embedded  logic-gates  signal-integrity  timing  z80 

Portanto, para quem não sabe, o teorema do risco de corrida (RHT) afirma que: A x B + A 'x C = A x B + A' x C + B x C Entendo a outra parte do RHT, sobre atrasos e outras coisas, mas não entendo por que a …

12 digital-logic  logic-gates  timing  race-condition 

Eu construo esses seqüenciadores de música . Só que não é exatamente um sequenciador, é uma interface física para um sequenciador. O sequenciador é um aplicativo que roda em um laptop ao qual o sequenciador se conecta, permitindo que o usuário faça loops de bateria em tempo real. É bem …

11 arduino  timing  midi 

A documentação micros () observa que o valor de retorno sempre será um múltiplo de 4. Existe alguma maneira de obter um clique de microssegundo de resolução mais alta, de preferência até o nível de 1 microssegundo? Descer para o nível AVR é ​​aceitável.

11 arduino  timing 

Introdução Tendo encontrado várias informações, às vezes conflitantes ou incompletas, na Internet e em algumas aulas de treinamento sobre como criar restrições de tempo no formato SDC corretamente, gostaria de pedir à comunidade de EE ajuda com algumas estruturas gerais de geração de relógio que encontrei. Eu sei que existem …

10 clock  timing  constraints  sdc 

Eu sou novo no fpgas, e há algumas sutilezas de tempo que não tenho certeza se entendi: se todos os meus processos síncronos são acionados na mesma borda, isso significa que minhas entradas são 'capturadas' em uma borda ascendente e minhas saídas mudam .. a mesma borda? a próxima borda …

10 digital-logic  fpga  timing 

No mundo FPGA, quais são exatamente as restrições de caminho falso para um compilador HDL? Por que eles são úteis?

10 fpga  timing  hdl 

Eu tenho um circuito sincronizador de barramento para passar um amplo registro nos domínios do relógio. Fornecerei uma descrição simplificada, omitindo a lógica de redefinição assíncrona. Os dados são gerados em um relógio. As atualizações são muitas (pelo menos uma dúzia) de bordas do relógio separadas: PROCESS (src_clk) BEGIN IF …

10 fpga  clock  timing  sdc 

Estou tentando depurar uma placa Ethernet de 100Mbit e estou enfrentando um problema que estou tendo problemas para tentar resolver. Este é o diagrama do olho para o par de transmissão. O par de recebimento é muito semelhante. É um LAN8700 PHY, e eu tenho a interface MII efetivamente desativada, …

10 ethernet  timing  signal-integrity  troubleshooting 

Eu gostaria de saber como criar um controlador DRAM assíncrono bare bones. Eu tenho alguns módulos de 30 pinos SIMM 70ns DRAM de 1MB e 30 MB (1Mx9 com paridade) que eu gostaria de usar em um projeto de computador retro homebrew. Infelizmente, não há uma folha de dados para …

9 memory  timing  dram  7400 

Estou tentando configurar o módulo MSSP de um PIC18F25K22 no modo mestre SPI. Estou observando o tempo e o relógio não permanece constante durante toda a transmissão. Uma imagem mostra isso melhor do que palavras. Depois que um pouco é enviado, o relógio diminui e não na mesma quantidade a …

8 pic  spi  timing 

Estou tendo problemas para criar um projeto FPGA relativamente simples (para um Altera Cyclone IV) que atenda ao tempo para a lógica acionada por um relógio de 250 MHz. Isso me faz pensar como os microprocessadores comerciais (como o Intel Core i7) conseguem atingir o tempo nas frequências de clock …

8 fpga  microprocessor  timing