2
Todo o loop de bloqueio de fase digital
Estou procurando implementar um bloqueio de fase em um FPGA sem usar nenhum componente externo (que não seja o ADC). Para simplificar, o bloqueio a um simples pulso binário é adequado. A frequência dos sinais é de ~ 0,1-1% do relógio. Não posso usar os PLLs de relógio a bordo …