Engenharia elétrica verilog

11

VHDL e Verilog são os HDL do dia. Quais são as vantagens de alguém que não tem nenhuma experiência com HDLs?

94 vhdl verilog hdl

2

Qual a diferença entre o design ASIC e a síntese FPGA HDL?

Eu tive alguma experiência com conjuntos de ferramentas FPGA / HDL, como Xilinx ISE, Lattice Diamond, etc. O fluxo de trabalho geral é escrever Verilog / VHDL, simulação, testar e depois programar o FPGA. Ouvi algumas pessoas dizerem que o design ASIC é muito diferente. Quais são os conjuntos de …

42 fpga vhdl verilog software asic

9

Um design de FPGA pode ser principalmente (ou completamente) assíncrono?

Tivemos um curso FPGA / Verilog muito curto na universidade (há 5 anos) e sempre usamos relógios em todos os lugares. Agora estou começando com FPGAs novamente como um hobby, e não posso deixar de me perguntar sobre esses relógios. Eles são absolutamente necessários ou um projeto baseado em FPGA …

39 fpga verilog

7

Implementações legíveis e educacionais de uma CPU em um HDL

Você pode recomendar uma implementação legível e educacional de uma CPU em VHDL ou Verilog? De preferência algo bem documentado. PS: Eu sei que posso olhar opencores, mas estou especificamente interessado em coisas que as pessoas realmente viram e acharam interessantes. PS2. Desculpe pelas tags ruins, mas como novo usuário …

37 microprocessor fpga softcore verilog vhdl

10

IDE grátis para VHDL e Verilog [fechado]

Estou interessado em aprender VHDL e Verilog. Fiquei me perguntando se existe algum IDE grátis para esses?

29 vhdl verilog ide

7

Como aprendo HDL

Eu tenho um curso de Design Digital neste semestre e adoro isso. Agora eu sei que a maior parte do trabalho em sistemas embarcados e design digital é feita primeiro em simuladores de computador e depois implementada usando hardwares. Então, eu queria saber como devo aprender sobre HDL. Eu tenho …

24 simulation vhdl verilog hdl

6

Técnicas de delimitação / sincronização de protocolo serial

Como a comunicação serial assíncrona está amplamente difundida entre os dispositivos eletrônicos até hoje em dia, acredito que muitos de nós já encontramos essa pergunta periodicamente. Considere um dispositivo eletrônico De um computador PCconectado à linha serial (RS-232 ou similar) e necessário para trocar informações continuamente . Ou seja, PCestá …

24 serial communication protocol brushless-dc-motor hall-effect hdd scr flipflop state-machines pic c uart gps arduino gsm microcontroller can resonance memory microprocessor verilog modelsim transistors relay voltage-regulator switch-mode-power-supply resistance bluetooth emc fcc microcontroller atmel flash microcontroller pic c stm32 interrupts freertos oscilloscope arduino esp8266 pcb-assembly microcontroller uart level arduino transistors amplifier audio transistors diodes spice ltspice schmitt-trigger voltage digital-logic microprocessor clock-speed overclocking filter passive-networks arduino mosfet control 12v switching temperature light luminous-flux photometry circuit-analysis integrated-circuit memory pwm simulation behavioral-source usb serial rs232 converter diy energia diodes 7segmentdisplay keypad pcb-design schematics fuses fuse-holders radio transmitter power-supply voltage multimeter tools control servo avr adc uc3 identification wire port not-gate dc-motor microcontroller c spi voltage-regulator microcontroller sensor c i2c conversion microcontroller low-battery arduino resistors voltage-divider lipo pic microchip gpio remappable-pins peripheral-pin-select soldering flux cleaning sampling filter noise computers interference power-supply switch-mode-power-supply efficiency lm78xx

5

Por que as travas inferidas são ruins?

Meu compilador reclama de travas inferidas em meus loops combinatórios ( always @(*), no Verilog). Também me disseram que travas inferidas devem ser preferencialmente evitadas. O que exatamente há de errado com travas inferidas? Eles certamente tornam os loops combinatórios mais fáceis de escrever.

22 verilog hdl latch

7

Qual é a diferença entre teste e verificação?

Todo livro didático que eu vi mostra muito o fato de que teste e verificação são dois conceitos diferentes. No entanto, nenhum deles fornece uma distinção clara (ou suficientemente clara para mim, finalmente). Para fornecer algum contexto, estou interessado na verificação de projetos de hardware digital usando HDLs (linguagens de …

15 vhdl verilog test system-verilog verification

3

Diferença entre atribuição de bloqueio e não bloqueio Verilog

Eu estava lendo esta página http://www.asic-world.com/verilog/verilog_one_day3.html quando me deparei com o seguinte: Normalmente, temos que redefinir os flip-flops; assim, toda vez que o relógio faz a transição de 0 para 1 (posedge), verificamos se o reset é afirmado (redefinição síncrona) e continuamos com a lógica normal. Se olharmos atentamente, veremos …

15 verilog

2

Como esse operador é chamado de "+:" no verilog

Estou passando pelo caso de teste Verilog e encontrei uma declaração assign XYZ = PQR_AR[44*8 +: 64]; O que o operador "+:" é conhecido como. Tentei encontrar isso no google, mas não obtive nenhuma resposta relevante.

14 verilog

4

Como os transistores BJT funcionam em um estado saturado?

Isto é o que eu sei sobre NPN BJTs (transistores de junção bipolar): A corrente do emissor base é amplificada vezes HFE no emissor-coletor, de modo que Ice = Ibe * HFE Vbeé a tensão entre o emissor-base e, como qualquer diodo, é geralmente em torno de 0,65V. Não me …

14 transistors bjt physics saturation camera detection arduino power electromagnetism inductive design digital-logic vhdl led spectrum-analyzer soldering dc-motor glue voltage diodes high-voltage rectifier dsp arduino microcontroller digital-logic mbed fpga xilinx vhdl spartan pcb-design esd integrated-circuit function-generator stepper-motor ratings capacitor resistors surface-mount dsp power-supply resistance inductive arm compiler keil linux simulation communication filter digital-logic signal rectifier transformer frequency generator counter verilog fpga arduino serial computers audio fpga verilog spartan legal

5

O que me faria escolher o Verilog ou o VHDL em vez do design esquemático em CPLDs ou FPGAs?

Não tenho absolutamente nenhum conhecimento de lógica programável, uso principalmente microcontroladores em meus projetos, mas recentemente precisei trabalhar com vídeo e o microcontrolador é muito lento para o que precisava, então comecei a jogar com CPLDs. Consegui obter bons resultados com o CPLD apenas usando o desenho esquemático, mas ao …

13 vhdl verilog programmable-logic

1

Verilog: XOR todos os sinais do vetor juntos

Digamos que recebi um vetor wire large_bus[63:0]de largura 64. Como posso XOR os sinais individuais juntos sem escrever todos eles: assign XOR_value = large_bus[0] ^ large_bus[1] ^ ... ^ large_bus[63] ? Estou especialmente interessado em fazer isso para vetores em que a largura é especificada por a localparam.

13 verilog

6

Qual é a motivação para usar Verilog ou VHDL sobre C?

Eu venho de um background de programação e não mexi muito com hardware ou firmware (no máximo, um pouco de eletrônica e Arduino). Qual é a motivação para usar as linguagens de descrição de hardware (HDL), como Verilog e VHDL, sobre linguagens de programação como C ou algum Assembly? Essa …

12 verilog embedded hdl firmware

Perguntas com a marcação «verilog»