Engenharia elétrica vhdl

11

VHDL e Verilog são os HDL do dia. Quais são as vantagens de alguém que não tem nenhuma experiência com HDLs?

94 vhdl verilog hdl

2

Qual a diferença entre o design ASIC e a síntese FPGA HDL?

Eu tive alguma experiência com conjuntos de ferramentas FPGA / HDL, como Xilinx ISE, Lattice Diamond, etc. O fluxo de trabalho geral é escrever Verilog / VHDL, simulação, testar e depois programar o FPGA. Ouvi algumas pessoas dizerem que o design ASIC é muito diferente. Quais são os conjuntos de …

42 fpga vhdl verilog software asic

7

Implementações legíveis e educacionais de uma CPU em um HDL

Você pode recomendar uma implementação legível e educacional de uma CPU em VHDL ou Verilog? De preferência algo bem documentado. PS: Eu sei que posso olhar opencores, mas estou especificamente interessado em coisas que as pessoas realmente viram e acharam interessantes. PS2. Desculpe pelas tags ruins, mas como novo usuário …

37 microprocessor fpga softcore verilog vhdl

10

IDE grátis para VHDL e Verilog [fechado]

Estou interessado em aprender VHDL e Verilog. Fiquei me perguntando se existe algum IDE grátis para esses?

29 vhdl verilog ide

6

VHDL: convertendo de um tipo INTEGER para um STD_LOGIC_VECTOR

Eu construí um contador mod-16, e o resultado da saída é um INTEGER (todos os exemplos que vi usados INTEGER). Eu construí um decodificador de exibição hexadecimal para 7 segmentos e sua entrada é um STD_LOGIC_VECTOR (escrevi dessa maneira porque era fácil mapear a tabela verdade). Gostaria de conectar a …

28 vhdl

17

Kit de desenvolvimento FPGA mais acessível para aprender teoria de VHDL e FPGA?

Estou procurando algo com o qual possa brincar, mas não gastar muito. Como não tenho direito a um desconto acadêmico, leve isso em consideração ao fazer sugestões.

27 fpga vhdl

4

VHDL: componente versus entidade

Eu estou querendo saber qual é a diferença entre o componente de uma entidade. Gostaria de saber em quais casos é melhor usar componentes em vez de entidades. Muito obrigado.

25 vhdl components

11

Pergunta de entrevista VHDL - detectando se um número pode ser dividido por 5 sem deixar resto

Eu vi uma boa pergunta de entrevista para o VHDL - construa um sistema que receba um número e detecte se ele pode ser dividido por 5 sem deixar resto. Tentei resolver isso com uma máquina de estado (suponho que eles não querem que você use mod ou rem ) …

24 vhdl state-machines

4

std_logic ou std_ulogic?

Parece que o mundo decidiu que std_logic(e std_logic_vector) é a maneira padrão de representar bits em VHDL. A alternativa seria std_ulogic, o que não está resolvido. Isso me surpreende porque, normalmente, você não está descrevendo um ônibus , então você não quer vários drivers e não precisa resolver um sinal. …

24 vhdl

7

Como aprendo HDL

Eu tenho um curso de Design Digital neste semestre e adoro isso. Agora eu sei que a maior parte do trabalho em sistemas embarcados e design digital é feita primeiro em simuladores de computador e depois implementada usando hardwares. Então, eu queria saber como devo aprender sobre HDL. Eu tenho …

24 simulation vhdl verilog hdl

4

VHDL que pode danificar o FPGA

Li em algum lugar que um código VHDL ruim pode levar a danos no FPGA. É possível danificar um FPGA com código VHDL? Que tipo de condições causaria isso e quais são os piores cenários?

22 fpga vhdl

4

IDE VHDL para um ambiente GNU / linux

Eu tenho que estudar VHDL a partir de 0 e gostaria de ter uma opção que roda em um kernel Linux em vez de NT / Windows: alguma dica? Também posso realmente apreciar alguns bons links para bons recursos VHDL para iniciantes, obrigado.

19 vhdl ide

1

Verificação de CPU suave

Atualmente, estou no processo de projetar uma CPU simples em VHDL usando o Xilinx ISE e ISIM. A parte do design está indo notavelmente bem, mas não consigo descobrir uma maneira de fazer a verificação de maneira consistente. No momento, tenho uma bancada de testes VHDL que atualizo para testar …

18 fpga vhdl cpu test

3

Algum ambiente nativo do Mac OS X para começar a usar VHDL / FPGAs?

O título resume minha pergunta: existem ambientes nativos do Mac OS X para iniciar os VHDL / FPGAs?

18 fpga vhdl mac

3

VHDL: números inteiros para síntese?

Estou um pouco confuso sobre se devo usar números inteiros em VHDL para sinais e portas de síntese, etc. Eu uso std_logic nas portas de nível superior, mas internamente eu estava usando números inteiros variados em todo o lugar. No entanto, deparei-me com algumas referências a pessoas dizendo que você …

17 vhdl synthesis

Perguntas com a marcação «vhdl»